-
公开(公告)号：CN110518884B
公开(公告)日：2021-03-09
申请号：CN201910769767.3
申请日：2019-08-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
-
公开(公告)号：CN111260048A
公开(公告)日：2020-06-09
申请号：CN202010038189.9
申请日：2020-01-14
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法，包括：改造传统的CORDIC算法(改造后的算法称为RRAM-CORDIC算法)，使其适合于用忆阻器阵列来运算，然后改造忆阻器阵列电路，使其适合于执行RRAM-CORDIC算法，从而能够运算超越函数，从而能够运算激活函数。本发明的有益效果在于，通过RRAM-CORDIC算法可以实现各种基于RRAM的激活函数计算，可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择，消除了实现超越函数的CMOS电路，可以用更多的计算资源交换矩阵向量乘，从而在RRAM中大大提高了运算效率。
-
公开(公告)号：CN109471636A
公开(公告)日：2019-03-15
申请号：CN201811076548.9
申请日：2018-09-14
Applicant: 上海交通大学
IPC: G06F8/41
Abstract: 本发明提供了一种粗粒度可重构体系结构的算子映射方法及系统，包括：数据流图生成步骤、最小循环启动间隔计算步骤、算子调度步骤、调度判断步骤、阵列图构建步骤、排序步骤、前向映射步骤、当前映射判断步骤、反向回溯步骤、所有映射判断步骤和配置生成步骤。本发明能在较短的编译时间内达到较好的映射性能，获得较高的加速比，且具有较小的面积和能耗开销。对排好序的算子节点依次进行前向映射，当前向映射失败时，采用反向回溯的方式进入一条新的映射路径，尽可能在不降低性能的前提下找到成功的映射方案。
-
-
公开(公告)号：CN105487838B
公开(公告)日：2018-01-26
申请号：CN201510817591.6
申请日：2015-11-23
Applicant: 上海交通大学
IPC: G06F9/38
Abstract: 本发明提出一种动态可重构处理器的任务级并行调度方法与系统，其中该系统包括主控制器、多个可重构处理单元、主存储器、直接存储访问和系统总线，其中，所述每个可重构处理单元由协控制器、多个负责可重构计算的可重构处理单元阵列和多个用于数据存储的共享存储器组成，其中所述可重构处理单元阵列和共享存储器相邻排列，所述共享存储器可被周围相连的两个可重构处理单元阵列所读写。本发明提出的动态可重构处理器的任务级并行调度方法与系统，通过调节调度方法能够针对不同的任务进行不同的调度方式，基本所有并行任务均能在这种可重构处理器上得到好的并行加速。
-
Patent Agency Ranking
公开(公告)号：CN106656116A
公开(公告)日：2017-05-10
申请号：CN201611226731.3
申请日：2016-12-27
Applicant: 上海交通大学
IPC: H03K5/13
Abstract: 本发明提供一种高线性度的相位插值器，包括：一负载电路，所述负载电路连接一等电位端；一差分对组，所述差分对组连接所述负载电路、一第一信号输入端、一第二信号输入端、一第三信号输入端和一第四信号输入端；一主电流源偏置阵列，所述主电流源偏置阵列连接所述差分对组、一象限控制信号输入端、一第一相位控制信号输入端和一第一偏置电压输入端；和两副电流源偏置阵列，两副电流源偏置阵列分别连接所述主电流源偏置阵列、一第二相位控制信号输入端和一第二偏置电压输入端。本发明的一种高线性度的相位插值器，可以获得高线性度的相位输出。
-
公开(公告)号：CN105426274A
公开(公告)日：2016-03-23
申请号：CN201510779979.1
申请日：2015-11-13
Applicant: 上海交通大学
CPC classification number: G06F11/182 , G06F11/1675
Abstract: 本发明公开了一种容软错误的粗粒度可重构阵列，接收阵列的输入数据和阵列的配置信息，包括成阵列排布的多个执行单元。各执行单元包括三个多路复用器、运算器和寄存器堆；各多路复用器的第一输入端皆用于接收阵列的输入数据，第二输入端对应地与寄存器堆的三个输出端相连，第三输入端皆用于接收上一行执行单元的输出，控制端皆用于接收阵列的配置信息中的选择信号，输出端分别连接到运算器的三个输入端，运算器的控制端用于接收阵列的配置信息中的运算指令，运算器的运算结果输出到阵列之外、输出到下一行的任意一个执行单元中以及输出到寄存器堆。本发明硬件代价低，应用灵活，能将执行单元很容易地组织成三模冗余单元，从而实现容错加固功能。
-
公开(公告)号：CN104598699A
公开(公告)日：2015-05-06
申请号：CN201510079568.1
申请日：2015-02-13
Applicant: 上海交通大学
IPC: G06F17/50
Abstract: 本发明公开了一种面向SystemC电路模型的软错误敏感度分析方法，包括：对测试电路进行SystemC建模；验证SystemC仿真模型的功能正确性；选取仿真模型故障注入点；在SystemC仿真模型运行过程中，对所选取的故障注入点进行随机的信号位翻转，以模拟软错误故障，实现故障注入；结合测试电路SystemC仿真模型、故障注入点的选取以及故障注入实现，构建仿真故障测试平台；基于仿真故障测试平台进行统计实验；将面积因子引入软错误敏感度指标，计算获得电路的软错误敏感度，本发明实现了电路软错误敏感度分析，具有更高的评估精度。
-
公开(公告)号：CN102438148B
公开(公告)日：2014-08-20
申请号：CN201110440415.7
申请日：2011-12-23
Applicant: 上海交通大学
IPC: H04N19/122 , H04N19/176
Abstract: 本发明涉及一种用于H.264帧内预测编码的基于DVS的快速模式选择方法，包括以下步骤：1)计算16×16宏块的行像素均值和列像素均值；2)计算16×16宏块的沿垂直方向的方向变化强度值和沿水平方向的方向变化强度值；3)将沿垂直方向变化强度值、沿水平方向变化强度值分别与所设阈值进行比较，根据比较结果确定当前待编码宏块的编码类型；4)根据步骤3)得到的结果进行分类处理；5)计算每个4×4子块的行像素平均值和列像素平均值；6)计算每个4×4子块的方向变化强度值；7)利用得到的方向变化强度值进行块内边界信息检测，确定最可能预测模式；8)扩展预测模式选择。与现有技术相比，本发明具有减少帧内预测编码时间等优点。
-
公开(公告)号：CN102508689A
公开(公告)日：2012-06-20
申请号：CN201110350695.2
申请日：2011-11-08
Applicant: 上海交通大学
IPC: G06F9/45
Abstract: 本发明涉及一种高级语言程序数据流图提取中依赖关系保持数据处理系统，包括：代码文本扫描模块，用于解析输入的高级语言代码并转换为编译系统中易于处理的中间表示；依赖关系分析模块，用于分析代码中的各条语句中变量之间的数据流和依赖关系；状态存储模块，用于记录依赖关系分析模块中的各个语句的依赖关系信息；重命名模块，用于获取并分析状态存储模块中的信息，对其中具有依赖关系的语句进行变量重命名以隐藏依赖关系；依赖关系恢复模块，用于将重命名模块处理过的变量信息进行恢复还原出代码中原有的依赖关系。与现有技术相比，本发明具有能够有效保持高级语言代码数据流图提取中依赖关系，减少了冗余操作等优点。
-
-
-
-
-
-
-
-
-
Search Results
102
records
(took 0.028 seconds)
