-
公开(公告)号：CN104025458A
公开(公告)日：2014-09-03
申请号：CN201380004674.2
申请日：2013-01-15
Applicant: 三菱电机株式会社
IPC: H03M13/19
CPC classification number: H03M13/1105 , H03M13/1102 , H03M13/1111 , H03M13/1191 , H03M13/336 , H03M13/3723 , H03M13/6325 , H04L1/0047 , H04L1/0057
Abstract: Sum-product解码器(17)使用扩展校验矩阵Hd，实施针对信号接收器(12)的接收信号s’(t)的软判定迭代解码，进行信息序列bi的纠错解码，该扩展校验矩阵Hd组合了将差动调制器(3)中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H。
-
公开(公告)号：CN103380585A
公开(公告)日：2013-10-30
申请号：CN201280009707.8
申请日：2012-02-20
Applicant: 三菱电机株式会社
CPC classification number: G06F11/076 , H04L1/203
Abstract: 通过通信控制部执行的输入位错误率推定方法包含有运算步骤ST1、条件判定步骤ST2、第1输入BER推定步骤ST3、第2输入BER推定步骤ST4、第3输入BER推定步骤ST5、以及输入BER推定结果输出步骤ST6。在条件判定步骤ST2中，通信控制部根据内解码残留错误检测率Dr来判定预先设定且择一地成立的多个条件A～C中的哪个条件成立。并且，通信控制部按照在条件判定步骤ST2中判定为成立的条件，从用于推定输入BER的多个处理、即步骤ST3～5的处理中选择一个并执行该处理。
-
公开(公告)号：CN101931418A
公开(公告)日：2010-12-29
申请号：CN201010208249.3
申请日：2010-06-18
Applicant: 三菱电机株式会社
IPC: H03M13/11
CPC classification number: H03M13/112 , H03M13/1122 , H03M13/114 , H03M13/6583
Abstract: 提供一种能够以比Offset BP-based解码方法更高的精确度近似Sum-Product解码方法中的行运算、并且能够提高纠错码的解码性能的解码方法以及解码装置。在行运算中，将从列LLR的绝对值的最小值减去与该列LLR的绝对值的最小值的大小相应的偏移值而得到的值设为与该列LLR的列对应的行LLR。
-
-
公开(公告)号：CN109644009A
公开(公告)日：2019-04-16
申请号：CN201780051761.1
申请日：2017-02-02
Applicant: 三菱电机株式会社
Abstract: 光发送接收装置具备用于对通过LDPC码而编码后的接收序列进行解码的纠错解码部(36)，纠错解码部(36)进行使用耦合多个小校验矩阵(71)而成的空间耦合LDPC码的校验矩阵(70)的解码处理，该解码处理是使用跨越1个以上的小校验矩阵(71)的窗口(80)的窗口化的解码处理，窗口(80)的窗口尺寸以及基于吞吐量和要求的纠正性能的解码反复数是可变的，从与纠错解码部(36)连接的控制电路(12)输入。
-
Patent Agency Ranking
公开(公告)号：CN108028668B
公开(公告)日：2019-03-19
申请号：CN201580082885.7
申请日：2015-09-07
Applicant: 三菱电机株式会社
IPC: H03M13/27
Abstract: 纠错编码器(10)具有交织电路(31)、编码运算电路(321、322)和解交织电路(33)。交织电路(31)在标准速模式时，根据在1个系统的传输帧中以C列间隔排列的多列比特生成1个系统的编码前比特序列(IL1)，在2倍速模式时，根据在2个系统中的各系统的传输帧中以C/2列间隔排列的多列比特生成编码前比特序列(IL1、IL2)。编码运算电路(321、322)对1个系统的编码前比特序列(IL1)或2个系统的编码前比特序列(IL1、IL2)实施纠错编码。
-
公开(公告)号：CN105814799B
公开(公告)日：2019-03-01
申请号：CN201480066943.2
申请日：2014-11-07
Applicant: 三菱电机株式会社
Abstract: 纠错解码装置具备与LDPC码的检查矩阵的列以及行分别对应地设置的列运算器(201)以及行运算器(211～213)，列运算器(201)从接收序列的接收LLR(对数似然比)和行运算器(211～213)输入行LLR，计算接收序列的接收LLR与来自行运算器(211～213)的行LLR的合计值(z1)，行运算器(211～213)保持在上次运算时获得的与行LLR或列LLR相关的运算结果，采用从列运算器(201)输入的合计值和所保持的运算结果来计算列LLR，根据所算出的列LLR计算行LLR，输出给列运算器(201)。
-
公开(公告)号：CN104584440B
公开(公告)日：2018-02-27
申请号：CN201380044943.8
申请日：2013-08-27
Applicant: 三菱电机株式会社
CPC classification number: H04L7/0016 , H03M13/1105 , H03M13/1515 , H03M13/152 , H03M13/45 , H03M13/63 , H04B1/76 , H04L1/005 , H04L1/0057 , H04L7/0079 , H04L7/033
Abstract: 本发明提供接收机、发送机以及通信方法，即使在产生相位滑移时也发挥接近于同步检波的性能。具备发送在纠错编码后实施了调制的发送信号的发送机(10)、和接收机(20)，该接收机(20)包含接收发送信号并取得同步而进行解调的相位补偿部(21、22)以及对解调后的接收数据进行解码处理的纠错解码部(23～25)，发送机将由多个导频序列构成的信号作为发送信号的一部分进行发送，接收机具有相位滑移估计处理功能：利用多个导频序列通过相位补偿部估计相位滑移，通过纠错解码部估计相位差成分，由此校正接收数据的相位。
-
公开(公告)号：CN104488196B
公开(公告)日：2017-08-01
申请号：CN201380039013.3
申请日：2013-10-29
Applicant: 三菱电机株式会社
IPC: H03M13/19
CPC classification number: H03M13/616 , H03M13/116 , H03M13/1177 , H03M13/118 , H03M13/1185 , H03M13/611
Abstract: 纠错编码装置(1)具有：稀疏矩阵运算部(2)，其根据奇偶校验矩阵中与信息比特序列对应的部分矩阵的1的位置，运算该部分矩阵与信息比特序列的异或来计算向量；基本矩阵操作部(3)，其对奇偶校验矩阵中与奇偶比特序列对应的部分矩阵实施预先设定的基本矩阵操作，计算出预先设定的矩阵；以及矩阵相乘部(4)，其将基本矩阵操作部(3)计算出的预先设定的矩阵与稀疏矩阵运算部(2)计算出的向量相乘，计算出奇偶比特序列。
-
公开(公告)号：CN104488196A
公开(公告)日：2015-04-01
申请号：CN201380039013.3
申请日：2013-10-29
Applicant: 三菱电机株式会社
IPC: H03M13/19
CPC classification number: H03M13/616 , H03M13/116 , H03M13/1177 , H03M13/118 , H03M13/1185 , H03M13/611
Abstract: 纠错编码装置(1)具有：稀疏矩阵运算部(2)，其根据奇偶校验矩阵中与信息比特序列对应的部分矩阵的1的位置，运算该部分矩阵与信息比特序列的异或来计算向量；基本矩阵操作部(3)，其对奇偶校验矩阵中与奇偶比特序列对应的部分矩阵实施预先设定的基本矩阵操作，计算出预先设定的矩阵；以及矩阵相乘部(4)，其将基本矩阵操作部(3)计算出的预先设定的矩阵与稀疏矩阵运算部(2)计算出的向量相乘，计算出奇偶比特序列。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.024 seconds)
