-
公开(公告)号：CN1652466B
公开(公告)日：2010-04-28
申请号：CN200510004373.7
申请日：2005-01-17
Applicant: 三洋电机株式会社
Abstract: 本发明提供一种即使在成为时钟生成源的电压控制振荡器存在制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟的时钟生成方法和时钟生成装置。时钟生成装置利用具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器(16)，生成与摆动信号同步的时钟。在该时钟生成装置中，按顺序选择设定于电压控制振荡器(16)内的多个振荡特性，通过由电压控制器(18)施加试验电压，来鉴别每一个振荡特性。并且，将该被鉴别过的每一个振荡特性中、成为同步对象的摆动信号的被估计频率位于这些振荡特性中的能振荡的频率范围的略中心且增益更小的振荡特性，设定在所述电压控制振荡器(16)中，以进行时钟的生成。
-
公开(公告)号：CN100468578C
公开(公告)日：2009-03-11
申请号：CN200410071376.8
申请日：2004-07-23
Applicant: 三洋电机株式会社
IPC: G11C29/00
CPC classification number: G11C29/36 , G11C2029/0401 , G11C2029/3602 , G11C2029/5602
Abstract: 本发明提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装(11)内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片(12)以及存储该逻辑芯片(12)处理过的、或应处理的数据的存储器芯片(13)。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路(15)进行数据写入的自动改写电路(16)；和选择性地切换对上述存储器电路(15)的访问由该自动改写电路(16)进行还是由逻辑电路(14)进行的选择器(18)。另外，作为逻辑试验器的外部试验装置(17)，在向上述自动改写电路(16)输出开始试验指令后，启动逻辑电路(14)的动作试验。
-
Patent Agency Ranking
公开(公告)号：CN1288658C
公开(公告)日：2006-12-06
申请号：CN03107290.9
申请日：2003-03-21
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833
Abstract: 本发明提供一种对串行输入的数字数据，附加检错码以及纠错码的编码化数据处理装置，其特征是：对串行输入的数字数据，附加检错码和纠错码的处理；数字数据以确定的字节数构成数据块单位，算出检错码、纠错码；由控制程序控制各电路动作；保存控制程序的同时，在控制电路启动时，串行地读出控制程序供给控制电路的第1外部存储器；共同保存数字数据、检错码和纠错码的第2外部存储器；接收从第1外部存储器串行读出的控制程序，对第2外部存储器并行提供数据的串/并行转换电路。它具有可减少芯片引脚数量，减小芯片面积的优点。
-
公开(公告)号：CN1453786A
公开(公告)日：2003-11-05
申请号：CN03107290.9
申请日：2003-03-21
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833
Abstract: 本发明提供一种对顺序输入的数字数据，附加检错码以及纠错码的符号化数据处理装置，其特征是：对顺序输入的数字数据，附加检错码和纠错码的处理；数字数据以确定的字节数构成数据块单位，算出检错码、纠错码；由控制程序控制各电路动作；保存控制程序的同时，在控制电路启动时，顺序地读出控制程序供给控制电路的第一外部存储器；共同保存数字数据、检错码和纠错码的第二外部存储器；接收从第一外部存储器顺序读出的控制程序，对第二外部存储器并行提供数据的串/并行转换电路。它具有可减少芯片引脚数量，减小芯片面积的优点。
-
公开(公告)号：CN1440033A
公开(公告)日：2003-09-03
申请号：CN03101917.X
申请日：2003-01-23
Applicant: 三洋电机株式会社
IPC: G11B20/18
CPC classification number: G11B20/10009 , G11B20/1833
Abstract: 本发明提供一种数据处理装置，其中：主接口(12)将从主机读取的数据向缓冲RAM(19)输出。外部存储器控制电路(13)将保存在缓冲RAM(19)中的数据向内部RAM(16)输出，同时向EDC处理电路(14)输出。EDC处理电路将算出的检错码EDC向内部RAM(16)输出。ECC处理电路(17)根据被保存在内部RAM(16)中的数据计算出纠错码ECC，并将算出的纠错码ECC输出至内部RAM(16)。DSP接口(18)将完成所有处理的数据从内部RAM(16)读出，并输出到向DSP侧。由此可提高纠错处理效率，提高系统整体的处理速度。
-
公开(公告)号：CN1652466A
公开(公告)日：2005-08-10
申请号：CN200510004373.7
申请日：2005-01-17
Applicant: 三洋电机株式会社
Abstract: 本发明提供一种即使在成为时钟生成源的电压控制振荡器存在制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟的时钟生成方法和时钟生成装置。时钟生成装置利用具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器(16)，生成与摆动信号同步的时钟。在该时钟生成装置中，按顺序选择设定于电压控制振荡器(16)内的多个振荡特性，通过由电压控制器(18)施加试验电压，来鉴别每一个振荡特性。并且，将该被鉴别过的每一个振荡特性中、成为同步对象的摆动信号的被估计频率位于这些振荡特性中的能振荡的频率范围的略中心且增益更小的振荡特性，设定在所述电压控制振荡器(16)中，以进行时钟的生成。
-
公开(公告)号：CN100433168C
公开(公告)日：2008-11-12
申请号：CN03101917.X
申请日：2003-01-23
Applicant: 三洋电机株式会社
IPC: G11B20/18
CPC classification number: G11B20/10009 , G11B20/1833
Abstract: 本发明提供一种数据处理装置，其中：主接口(12)将从主机读取的数据向缓冲RAM(19)输出。外部存储器控制电路(13)将保存在缓冲RAM(19)中的数据向内部RAM(16)输出，同时向EDC处理电路(14)输出。EDC处理电路将算出的检错码EDC向内部RAM(16)输出。ECC处理电路(17)根据被保存在内部RAM(16)中的数据计算出纠错码ECC，并将算出的纠错码ECC输出至内部RAM(16)。DSP接口(18)将完成所有处理的数据从内部RAM(16)读出，并输出到向DSP侧。由此可提高纠错处理效率，提高系统整体的处理速度。
-
-
-
-
-
-
Search Results
27
records
(took 0.028 seconds)
