公开(公告)号：CN117153227A

公开(公告)日：2023-12-01

申请号：CN202310634830.9

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 黄荣南

IPC: G11C29/00 ,  G11C29/02 ,  G11C29/44 ,  G11C13/00 ,  G11C11/54 ,  G06N3/065

Abstract: 一种神经形态装置包括存储单元阵列，所述存储单元阵列包括：第一电阻存储单元，所述第一电阻存储单元连接到字线、位线和源极线；第二电阻存储单元，所述第二电阻存储单元连接到所述字线、至少一条冗余位线和至少一条冗余源极线；第三电阻存储单元，所述第三电阻存储单元连接到至少一条冗余字线、所述位线和所述源极线。所述存储单元阵列将与神经网络的权重相对应的数据存储在所述第一电阻存储单元中，并且被配置为基于输入信号和所述数据来生成多个读电流。所述神经形态装置还包括模数转换器(ADC)电路，所述ADC电路被配置为将所述多个读电流转换为多个数字信号。

公开(公告)号：CN116913339A

公开(公告)日：2023-10-20

申请号：CN202310213390.X

申请日：2023-03-06

Applicant: 三星电子株式会社

Inventor： 黄荣南

IPC: G11C11/16

Abstract: 提供了一种存储器件和该存储器件的操作方法。该存储器件包括：多条第一赛道，每条第一赛道包括一系列域；位线驱动器，连接到多条第一赛道中的一些第一赛道的第一侧；第一域索引控制器，被配置为移位多条第一赛道中的一些第一赛道的域；多个第一磁隧道结(MTJ)器件，与多条第一赛道相邻；多个第一单元晶体管，分别连接到多个第一MTJ器件中的一些第一MTJ器件；以及源极线驱动器，通过多条第一源极线连接到多个第一单元晶体管，其中，一系列域包括一系列域部分，并且多个第一MTJ器件分别与一系列域部分相邻。

公开(公告)号：CN112052194A

公开(公告)日：2020-12-08

申请号：CN202010497226.2

申请日：2020-06-03

Applicant: 三星电子株式会社

Inventor： 伊霍尔.瓦希尔特索夫 ,  黄荣南 ,  朴容河

IPC: G06F12/0802 ,  G06F12/0877 ,  G06F16/2458

Abstract: 本公开提供三态内容可寻址存储器及其操作方法。一种三态内容可寻址存储器件(TCAM)可以包括：高速缓冲存储器，存储关于多个函数的计算结果的查找表；近似单元，配置为生成掩码位；以及控制器，配置为基于掩码位获得与输入关键字对应的近似输入值以及从查找表检索与获得的近似输入值对应的输出值。

公开(公告)号：CN112035397A

公开(公告)日：2020-12-04

申请号：CN202010297936.0

申请日：2020-04-15

Applicant: 三星电子株式会社

Inventor： 权亨达 ,  李承昱 ,  黄荣南

IPC: G06F15/78

Abstract: 公开了一种电子系统及其操作方法。一种包括现场可编程门阵列(FPGA)的电子系统的方法，包括：通过处理电路将高级语言的代码综合为硬件描述语言的代码；通过处理电路根据硬件描述语言的代码设计包括在现场可编程门阵列中的知识产权(IP)块的电路；以及通过处理电路产生数据库，所述数据库包含与高级语言的代码相对应的参考汇编代码和与知识产权块的电路配置有关的信息。

公开(公告)号：CN111243636A

公开(公告)日：2020-06-05

申请号：CN201910827187.5

申请日：2019-09-03

Applicant: 三星电子株式会社

Inventor： 伊戈尔·沃茨佐夫 ,  黄荣南 ,  金镇民 ,  朴容河 ,  朴贤植 ,  梁宰圆

IPC: G11C7/10 ,  G11C8/14 ,  G06N3/04 ,  G06N3/08 ,  G06N20/00

Abstract: 公开了一种半导体存储器装置和半导体存储器装置的操作方法。所述半导体存储器装置包括：存储器单元阵列，包括第一存储器单元和第二存储器单元；以及外围电路。当接收到第一命令、第一地址和第一输入数据时，外围电路响应于第一命令基于第一地址从第一存储器单元读取第一数据，通过使用第一数据和第一输入数据执行第一运算，并通过使用第一运算的结果从第二存储器单元读取第二数据。

公开(公告)号：CN111178494A

公开(公告)日：2020-05-19

申请号：CN201910836241.2

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 黄荣南 ,  权亨达 ,  金大贤

IPC: G06N3/04 ,  G06N3/063

Abstract: 提供了一种神经处理单元、神经处理系统和应用系统。所述神经处理单元执行包括第一神经网络运算的应用工作，所述神经处理单元包括：第一处理核，其被配置为执行第一神经网络运算；硬件块，其可重构为被配置为执行硬件块工作的硬件核；以及至少一个处理器，其被配置为执行计算机可读指令，以基于第一处理核的第一工作负荷将应用工作的一部分作为硬件块工作分布给硬件块。