包括存储管理单元的片上系统及其存储地址转换方法

    公开(公告)号:CN103914405A

    公开(公告)日:2014-07-09

    申请号:CN201410006692.0

    申请日:2014-01-07

    Abstract: 本发明提供了包括存储管理单元(MMU)的片上系统及其存储地址转换方法。所述SoC包括:主知识产权(IP),被配置为输出与多个工作集合中的每一个工作集合相应的请求;包括多个存储管理单元(MMU)的MMU模块,每个MMU被分配用于工作集合中的一个并且被配置为将与所述请求相应的虚拟地址转换为物理地址;第一总线互连,被配置为将所述MMU模块与存储设备连接以及发送所述请求到所述存储设备,在多个MMU中的至少一个中已经对所述请求执行地址转换;以及第二总线互连,被配置为将所述主IP与所述MMU模块连接以及将所述MMU中的一个分配用于多个工作集合中的每一个工作集合。

    集成电路器件
    26.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN120035210A

    公开(公告)日:2025-05-23

    申请号:CN202411090832.7

    申请日:2024-08-09

    Abstract: 一种集成电路器件包括:衬底,所述衬底包括背面;鳍型有源区,所述鳍型有源区从所述衬底突出,以在所述衬底上限定沟槽区;器件隔离层,所述器件隔离层在所述沟槽区中覆盖所述鳍型有源区中的每一个鳍型有源区的侧壁;通孔电源轨,所述通孔电源轨在所述鳍型有源区之间垂直延伸穿过所述器件隔离层;以及背面电源轨,所述背面电源轨垂直延伸穿过所述衬底并且连接到所述通孔电源轨的一端,其中所述通孔电源轨包括连接到所述背面电源轨的第一部分和位于所述第一部分上的第二部分,并且其中所述第一部分的两个侧壁各自包括倾斜表面,所述倾斜表面倾斜以便随着所述两个侧壁接近所述背面电源轨而更靠近所述成对的鳍型有源区。

    半导体器件和制造半导体器件的方法

    公开(公告)号:CN119947236A

    公开(公告)日:2025-05-06

    申请号:CN202411555568.X

    申请日:2024-11-04

    Abstract: 提供了一种半导体器件及其制造方法,该半导体器件包括:沟道结构;在沟道结构上的栅极结构;在沟道结构上的第一源极/漏极区;在栅极结构下方的衬底层;在衬底层下方的第一蚀刻停止层;背侧间隔物,在衬底层和第一蚀刻停止层的侧表面上;以及背侧接触结构,在第一源极/漏极区的底表面和背侧间隔物的侧表面上。

    用于译码可变长度编码的装置和方法

    公开(公告)号:CN1496127A

    公开(公告)日:2004-05-12

    申请号:CN03160265.7

    申请日:2003-08-03

    Inventor: 朴泰焕 金泰善

    CPC classification number: H03M7/425

    Abstract: 提供了一种用于译码可变长度编码的装置和方法,其中用户可以设置一可变长度译码表。所述装置包括预译码单元、移位器、第一到第M个查找表地址寄存器、选择器、存储器控制器、存储器和存储器搜索器。为了以3位为单元译码可变长度编码数据位流,可以根据所述可变长度编码表预备一个LOC信息表。该LOC信息表包括LOC信息位和节点类型。用于每一节点类型的LOC信息位使用四种格式A、B、C和D来表示,以表示在3位译码期间产生的分支的特性,格式A、B、C和D中的每一个都具有2位数字值。所述预译码单元包括第一预译码器和第二预译码器。根据输入数据位流的编码特性选择第一预译码器和第二预译码器中的一个。

Patent Agency Ranking