-
公开(公告)号：CN109841624B
公开(公告)日：2025-03-04
申请号：CN201811430052.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底；器件隔离膜，限定衬底的有源区，栅极沟槽在有源区中延伸；栅极绝缘膜，沿着栅极沟槽的侧面和底部设置；栅电极，设置在栅极沟槽中的栅极绝缘膜上，并且具有第一部、第一部上的第二部以及第二部上的第三部；第一阻挡膜图案，介于栅电极的第一部与栅极绝缘膜之间；第二阻挡膜图案，介于栅电极的第二部与栅极绝缘膜之间；以及第三阻挡膜图案，介于栅电极的第三部与栅极绝缘膜之间。第一阻挡膜图案的功函数大于第二阻挡膜图案的功函数并且低于第三阻挡膜图案的功函数。
-
公开(公告)号：CN118540937A
公开(公告)日：2024-08-23
申请号：CN202311571467.7
申请日：2023-11-23
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
IPC: H10B12/00 , G11C11/4091 , G11C11/4097 , G11C11/408 , G11C11/4074
Abstract: 一种存储器装置包括：连接至第一位线的第一存储器单元和连接至第二位线的第二存储器单元，其中第一存储器单元可包括：第一存取晶体管，其包括连接至第一位线的一端；以及第一电容器，其包括连接至第一存取晶体管的另一端的一个电极和连接至第二位线的另一电极，并且第一存取晶体管可包括氧化物半导体。
-
公开(公告)号：CN116916650A
公开(公告)日：2023-10-20
申请号：CN202310032343.5
申请日：2023-01-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了半导体存储器装置及其制造方法。所述半导体存储器装置包括：外围电路结构，包括在半导体基底上的外围电路和在外围电路上的第一介电层；单元阵列结构，在半导体基底上；以及屏蔽层，在外围电路结构和单元阵列结构之间。单元阵列结构包括：位线；第一有源图案和第二有源图案，在位线上；第一字线，在第一有源图案上沿第二方向延伸；第二字线，在第二有源图案上沿第二方向延伸；数据存储图案，在第一有源图案和第二有源图案上；以及第二介电层，在半导体基底上。第一介电层的氢浓度大于第二介电层的氢浓度。
-
公开(公告)号：CN116825851A
公开(公告)日：2023-09-29
申请号：CN202310013153.9
申请日：2023-01-05
Applicant: 三星电子株式会社
IPC: H01L29/786 , H10B12/00
Abstract: 提供了半导体装置和包括该半导体装置的半导体存储器单元，所述半导体装置包括：基底；栅电极，在基底上；沟道层。在基底与栅电极之间；源电极，与沟道层的第一侧壁接触；以及漏电极，与沟道层的第二侧壁接触。第二侧壁与第一侧壁相对。沟道层包括与源电极和漏电极中的一者接触的第一沟道图案，以及在第一沟道图案与栅电极之间的第二沟道图案。第一沟道图案和第二沟道图案包括彼此不同的氧化物半导体材料。源电极的一部分和漏电极的一部分与栅电极的一部分叠置。
-
公开(公告)号：CN116744672A
公开(公告)日：2023-09-12
申请号：CN202211569365.7
申请日：2022-12-07
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底；导线，在衬底上方沿第一水平方向延伸；在导线上方的隔离绝缘层，包括在与第一水平方向相交的第二水平方向上延伸并从隔离绝缘层的上表面延伸到下表面的沟道槽；沟道结构，设置在导线上方；栅电极，在沟道槽中沿第二水平方向延伸；电容器结构，在隔离绝缘层上方，以及接触结构，介于沟道结构与电容器结构之间，其中，沟道结构包括：非晶氧化物半导体层，设置在导线上方并在沟道槽中；以及上晶体氧化物半导体层，介于非晶氧化物半导体层与接触结构之间。
-
Patent Agency Ranking
公开(公告)号：CN114725065A
公开(公告)日：2022-07-08
申请号：CN202111203504.X
申请日：2021-10-15
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/108
Abstract: 公开了一种半导体存储装置。所述半导体存储装置可以包括具有数据存储器件的数据存储层、设置在所述数据存储层上的互连层以及设置在所述数据存储层和所述互连层之间的选择元件层。所述互连层可以包括在第一方向上延伸的位线。所述选择元件层可以包括单元晶体管，所述单元晶体管连接在所述数据存储器件之一和所述位线之一之间，并且所述单元晶体管可以包括有源图案和字线，所述字线与所述有源图案交叉并在与所述第一方向交叉的第二方向上延伸。
-
公开(公告)号：CN114446990A
公开(公告)日：2022-05-06
申请号：CN202111276609.8
申请日：2021-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11568
Abstract: 提供一种具有改善的电特性的半导体存储器件。该半导体存储器件包括：第一半导体图案，其在第一方向上与衬底分离；第一栅极结构，其在第一方向上延伸并穿透第一半导体图案；第一导电连接线，其连接至第一半导体图案并在不同于第一方向的第二方向上延伸；以及第二导电连接线，其连接至第一半导体图案。第一栅极结构位于第一导电连接线和第二导电连接线之间，第一栅极结构包括第一栅电极和第一栅极绝缘膜，且第一栅极绝缘膜包括与第一半导体图案接触的第一电荷保持膜。
-
公开(公告)号：CN114300453A
公开(公告)日：2022-04-08
申请号：CN202110819494.6
申请日：2021-07-20
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 根据本发明构思的半导体存储器装置包括：半导体基底；共源极半导体层，掺杂有第一导电类型的杂质，位于半导体基底上；多个绝缘层和多个字线结构，交替堆叠在共源极半导体层上；存储器单元介电层，穿透所述多个绝缘层和所述多个字线结构，并且覆盖在竖直方向上延伸的沟道孔的内壁；以及存储器单元结构，填充沟道孔。存储器单元结构包括沟道层和漏极层，在沟道层上设置有存储器单元介电层，沟道层填充沟道孔的至少一部分，并且漏极层覆盖沟道层的上表面，掺杂有第二导电类型的杂质，并填充沟道孔的上部的一部分。
-
公开(公告)号：CN113972234A
公开(公告)日：2022-01-25
申请号：CN202110578100.2
申请日：2021-05-26
Applicant: 三星电子株式会社
IPC: H01L27/24
Abstract: 一种垂直可变电阻存储器件，包括：栅电极，所述栅电极在衬底上沿第一方向彼此间隔开，每个所述栅电极包括石墨烯并沿第二方向延伸，所述第一方向基本上垂直于所述衬底的上表面，并且所述第二方向基本上平行于所述衬底的所述上表面；第一绝缘图案，所述第一绝缘图案位于所述栅电极之间，每个所述第一绝缘图案包括氮化硼(BN)；以及至少一个柱状结构，所述至少一个柱状结构在所述衬底上沿所述第一方向延伸穿过所述栅电极和所述第一绝缘图案，其中，所述至少一个柱状结构包括：垂直栅电极，所述垂直栅电极沿所述第一方向延伸；以及可变电阻图案，所述可变电阻图案位于所述垂直栅电极的侧壁上。
-
公开(公告)号：CN214672616U
公开(公告)日：2021-11-09
申请号：CN202120902508.6
申请日：2021-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568
Abstract: 本实用新型提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.032 seconds)
