一种由ADC控制的数控衰减器

    公开(公告)号:CN112737545B

    公开(公告)日:2022-10-21

    申请号:CN202011554500.1

    申请日:2020-12-24

    Abstract: 本发明提出了一种由ADC控制的数控衰减器,所述衰减器包括ADC单元和数控衰减器单元;模拟电压输入所述ADC单元的模拟输入端,所述ADC单元的输出端分别与所述数控衰减器单元的控制输入端相连接;射频信号输入所述数控衰减器单元,经过衰减控制后输出。与传统数控衰减器设计相比,本申请的数控衰减器通过增加ADC单元,转变了衰减器的控制方式,实现了连续模拟电压控制衰减器,同时ADC单元集成驱动器,减少了控制端口,实现了并行控制衰减器,提高了波控速度和电路集成度。

    一种超小面积温度传感器
    242.
    发明授权

    公开(公告)号:CN113014248B

    公开(公告)日:2022-10-14

    申请号:CN202110215718.2

    申请日:2021-02-26

    Abstract: 本发明公开了一种超小面积温度传感器,包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器;其中,RC滤波器的VP输出端与二阶积分器的VP输入端连接,RC滤波器的VN输出端与二阶积分器的VN输入端连接;二阶积分器的输出端连接压控振荡器的输入端;所述压控振荡器的输出端分别连接计数器的输入端、相位产生器的输入端;所述相位产生器的输出端连接RC滤波器、二阶积分器,相位产生器产生三个反馈控制信号,复位信号ΦRST和充放电信号ΦDCHG接入RC滤波器,积分信号ΦINT接入二阶积分器。本发明在保证超小面积的情况下,获得了更优的分辨率FoM,解决了传统FLL中过零检测器和电荷泵引起的噪声和精度问题。

    基于间断有限元法的集成电路互连线寄生电容提取方法

    公开(公告)号:CN114357942A

    公开(公告)日:2022-04-15

    申请号:CN202210263251.3

    申请日:2022-03-17

    Abstract: 本发明公开基于间断有限元法的集成电路互连线寄生电容提取方法,属于计算、推算或计数的技术领域。该方法根据导体分布情况划分非均匀的矩形网格;判断矩形网格是否为边界单元格,依次标录全局编号和需求解编号;初始化所有矩形网格的自由度值;遍历所有矩形网格,根据邻近单元网格的边界情况,得到基于间断有限元法的线性方程组,计算所有矩形网格电势函数自由度;根据每个矩形网格的电势函数自由度求出每个单元的电场强函数自由度;划分出每个导体的高斯面,在高斯面上积分求得的电场强函数得到电荷,最终求出主导体电容以及耦合电容大小。本发明提高集成电路互连线寄生电容提取精度,并且降低运行时间及运行内存。

    一种基于多阻态忆阻器的电流型神经网络

    公开(公告)号:CN110443356B

    公开(公告)日:2022-03-25

    申请号:CN201910726323.1

    申请日:2019-08-07

    Abstract: 本发明针对以忆阻器作为神经网络核心器件的的特殊要求,提出一种由类脑器件忆阻器结合传统器件搭建电流型神经元电路的方法,能够模拟实现前向的神经网络运算,采用由忆阻器件和MOS管为核心的1T1R权重模式,极大地减少了神经网络运算中所耗费的片上资源,结合其他类的电子器件诸如MOS管、低功耗运放、轨到轨运放技术、以及数字、模拟电路方面的原理和仿生学原理,解决了1T1R作为神经网络中核心器件所设计的信号输入、权值网络、电流等效加法器求和以及激活层面的的设计问题,实现正负信号的处理和神经网络层之间的传递,并搭建了相对应的突触权值矩阵模型和多层神经元网络电路。

    一种工作在超低相位噪声的10MHZ晶体振荡器

    公开(公告)号:CN113037217A

    公开(公告)日:2021-06-25

    申请号:CN202110215578.9

    申请日:2021-02-26

    Abstract: 本发明公开了一种工作在超低相位噪声的10MHZ晶体振荡器,包括差分放大器、寄生谐振抑制滤波器、电压调谐移相器和晶体谐振器;所述差分放大器的输出口与寄生谐振抑制滤波器的输入口连接,寄生谐振抑制滤波器的输出口与电压调谐移相器的输入口连接,电压调谐移相器的输出口连接晶体谐振器一端,晶体谐振器另一端连接差分放大器的输入口。本发明能够确保良好的对称性、低噪声以及最佳的噪声匹配;通过寄生谐振抑制滤波器滤除10MHz以外的谐波信号,最大程度的减小损耗;利用电压调谐移相器准确计算出相位噪声的变化,实现具有超低相位噪声的晶体振荡器的起振。

    一种阻止差分密码分析攻击的方法

    公开(公告)号:CN112000996B

    公开(公告)日:2021-06-18

    申请号:CN202011171755.X

    申请日:2020-10-28

    Abstract: 一种阻止差分密码分析攻击的方法,通过自适应扫描链、控制模块和明文分析模块实现;明文分析模块控制自适应扫描链,使得仅其中一个字节的最后一个比特位不同的两个明文经过不同结构的扫描链输入,而造成原本可以利用差分密码分析攻击技术破解密钥的两个输入明文无法产生能够被差分密码分析攻击技术利用的输出;相较于复杂扫描链,设计的电路结构可以在一定程度上迷惑使用差分密码分析攻击的攻击者,导致攻击者恢复出错误的密钥信息。通过实验分析,证明了自适应扫描链结构的明文分析技术安全性得到很大提升。

    一种基于高信噪比脉冲注入的32k晶体振荡器

    公开(公告)号:CN112491400A

    公开(公告)日:2021-03-12

    申请号:CN202110167431.7

    申请日:2021-02-07

    Abstract: 一种基于高信噪比脉冲注入的32k晶体振荡器,采用具有高相位噪声性能、高频率精度和超低功耗的T/4时钟延迟整形电路和脉冲生成电路,实现了具有高信号噪声比的脉冲注入结构的晶体振荡器。基于延迟电路结构设计的T/4时钟延迟整形电路,精准定位波峰和波谷;基于分频器及自举电路结构设计的脉冲生成电路用于生成脉冲,并利用自举电路的原理,在电源电压的基础上进行电压量叠加,从而将脉冲信号进行放大,产生高能信号,在保证频率精度和稳定性的前提下,解决了晶体振荡器功耗与稳定性和相位噪声性能之间的矛盾关系。

    一种时间寄存器及用于时间-数字转换器的时域运算电路

    公开(公告)号:CN112445121A

    公开(公告)日:2021-03-05

    申请号:CN202110133385.9

    申请日:2021-02-01

    Abstract: 本发明涉及一种时间寄存器及用于时间‑数字转换器的时域运算电路,采用基于延迟链结构的时间寄存器完成对输入时间信号的保存,解决了大量程与实现芯片低功耗以及控制芯片面积的矛盾,同时提高了时间寄存器工作时的稳定性以及抗噪声性能,并采用时间寄存器的不同连接方式组成时域运算电路,为后级时间‑数字转换器(TDC)提供输入信号,完成对时间信号的保存、相加、相减、积分功能,提高了对时间信号的处理效率。

Patent Agency Ranking