公开(公告)号：CN105489240A

公开(公告)日：2016-04-13

申请号：CN201510857644.7

申请日：2015-11-30

申请人： 中国科学院计算技术研究所

发明人： 张士锦 ,  罗韬 ,  刘少礼 ,  陈云霁

IPC分类号： G11C11/406

CPC分类号： G11C11/406 ,  G11C11/40611

摘要： 本发明公开了一种用于DRAM或eDRAM刷新的装置及其方法，该方法包括：步骤一，存储控制装置接收读写请求，并根据刷新控制装置的输出决定向存储装置发送读写请求或刷新请求；步骤二，刷新控制装置控制生成刷新信号，并根据所述存储控制装置的输出来记录刷新是否被延迟。本发明能够减少读写与刷新之间的冲突，达到增加DRAM或者eDRAM性能的效果。

公开(公告)号：CN102163452B

公开(公告)日：2016-04-06

申请号：CN201110038109.0

申请日：2011-02-15

申请人： 索尼公司

发明人： 黑田真实

IPC分类号： G11C11/403

CPC分类号： G11C11/406 ,  G11C7/04 ,  G11C11/40618 ,  G11C11/40626

摘要： 在此公开了一种存储控制设备，其包括温度传感器、温度信息选择部分、刷新命令接收部分和触发发布频率设置部分。

公开(公告)号：CN105378846A

公开(公告)日：2016-03-02

申请号：CN201480038159.0

申请日：2014-05-23

申请人： 高通股份有限公司

发明人： X·董 ,  J·徐

IPC分类号： G11C11/406 ,  G06F13/16

CPC分类号： G11C11/40618 ,  G06F13/1636 ,  G11C11/406 ,  G11C11/40611

摘要： 耦合到具有数个存储器单元子阵列的存储器芯片的存储器控制器被配置成确定该存储器芯片的配置。该存储器控制器被配置成读取该存储器芯片的子阵列配置以及检测外部命令与刷新操作之间的子阵列级冲突。该存储器控制器在这些刷新操作期间保持一个或多个非冲突页打开。

公开(公告)号：CN105304115A

公开(公告)日：2016-02-03

申请号：CN201410828521.6

申请日：2014-12-26

申请人： 爱思开海力士有限公司

发明人： 朱鲁根 ,  金载镒

IPC分类号： G11C8/08

CPC分类号： G11C11/406 ,  G11C11/408 ,  G11C11/4091

摘要： 一种存储器件包括：计数器，其适于对周期波被使能的次数计数，并且产生编码；一个或更多个存储体，其中的每个包括多个字线；以及一个或更多个测量区块，其分别与存储体相对应，并且适于测量存储体之中的相应存储体中的激活字线的激活时段，其中，测量区块中的每个基于编码在相应存储体的激活开始点处的第一值和编码的当前值来测量激活字线的激活时段。

公开(公告)号：CN102710230B

公开(公告)日：2015-09-30

申请号：CN201210210859.6

申请日：2012-06-20

申请人： 钰创科技股份有限公司

发明人： 夏濬 ,  洪森富 ,  陈文伟

IPC分类号： H03H7/38

CPC分类号： H03K19/0005 ,  G11C11/406 ,  G11C11/4072 ,  G11C29/022 ,  G11C29/023 ,  G11C29/028 ,  G11C2207/2254

摘要： 执行初始校正及全时更新模式校正的方法和记忆体电路，包含供电至该记忆体电路；利用该阻抗匹配电路，对该记忆体电路执行该初始校正；该记忆体电路离开该初始校正；该记忆体电路进入一驱动模式；每隔一预定时间该记忆体电路退出该驱动模式；根据一更新指令，利用该阻抗匹配电路对该记忆体电路执行该更新模式校正；一输出电压电位检测电路判断该记忆体电路的输出电压电位；根据该输出电压电位检测电路的判断结果，执行一相对应的动作。

公开(公告)号：CN104854698A

公开(公告)日：2015-08-19

申请号：CN201380057477.7

申请日：2013-10-31

申请人： 三重富士通半导体有限责任公司

发明人： L·T·克拉克 ,  L·施弗瑞 ,  R·S·罗伊

IPC分类号： H01L27/108

CPC分类号： G11C11/406 ,  G11C5/146 ,  G11C11/4072 ,  G11C11/4074 ,  G11C11/4091 ,  H01L27/10897

摘要： 一种动态随机存取存储器(DRAM)包括：至少一个DRAM单元阵列，该DRAM单元阵列包括多个DRAM单元，每个DRAM单元包括存储电容器和存取晶体管；体偏置控制电路，配置为由偏置电源电压生成体偏置电压，该体偏置电压与该DRAM的电源电压不同；以及多个外围电路，其形成在同一个衬底内作为至少一个DRAM阵列，该外围电路包括深度耗尽沟道(DDC)晶体管，该DDC晶体管具有被耦接以接收体偏置电压的本体，每个DDC晶体管具有第一导电类型的屏蔽区，所述屏蔽区形成在基本上未掺杂的沟道区下方。

公开(公告)号：CN104813401A

公开(公告)日：2015-07-29

申请号：CN201380046503.6

申请日：2013-09-06

申请人： 康杜实验室公司

发明人： 哈姆·克鲁尼 ,  阿明·肖克罗拉

IPC分类号： G11C7/10 ,  G11C11/406 ,  G11C11/56 ,  H03M7/20

CPC分类号： G11C11/4087 ,  G11C7/1006 ,  G11C11/406 ,  G11C11/4096 ,  G11C11/565 ,  H03M7/20

摘要： 一种存储器件使用电压代码码字对应的向量在存储单元组内存储数据，每个码字具有k个记录值，所述记录值的大小选自至少三个记录值组成的集合以及能够将2n个不同的输入值编码为k个记录值的码字，其中n>k。一种向量存储元素包括能够存储对应于一码字的k个电参数(电压、电流等)的k个存储单元。所述电压代码使得：对于向量的至少一个位置，具有至少三个向量在所述位置具有不同的记录值，并且在所述码字可能集合的至少一个子集内，每个向量在各个位置上记录值的和相同。所述存储器件可以为集成电路设备、分立存储设备或具有内嵌存储器的设备。

公开(公告)号：CN104733032A

公开(公告)日：2015-06-24

申请号：CN201410437498.8

申请日：2014-08-29

申请人： 爱思开海力士有限公司

发明人： 池性洙 ,  许咏植

IPC分类号： G11C8/00 ,  G11C8/12

CPC分类号： G11C8/04 ,  G11C7/02 ,  G11C11/406 ,  G11C11/40611 ,  G11C11/40622 ,  G11C11/4072 ,  G11C11/408

摘要： 一种地址检测电路可以包括：一个或多个地址储存单元；初始化单元，适于删除具有大于N的值的储存在地址储存单元中的地址，其中，所述值通过将相应的地址被储存之后地址已经被输入的相应的总输入次数除以与储存的地址相对应的相应的输入次数来获得；检测单元，适于从储存在一个或多个地址储存单元中的地址中检测输入次数为参考次数或更多次的地址；以及选择单元，适于选择未储存地址的地址储存单元，并且将输入地址储存在选中的地址储存单元中。

公开(公告)号：CN104715789A

公开(公告)日：2015-06-17

申请号：CN201410443425.X

申请日：2014-09-02

申请人： 爱思开海力士有限公司

发明人： 宋清基 ,  张支银 ,  尹锡彻

IPC分类号： G11C11/406

CPC分类号： G11C11/406 ,  G11C11/40611 ,  G11C11/408

摘要： 一种存储器包括：多个字线，多个字线与一个或更多个存储器单元耦接；地址储存单元，其适合于在随机时间储存与输入的第一外部信号相对应的输入地址；以及控制单元，其适合于响应于激活命令而将多个字线中的与输入地址相对应的字线激活，并且当执行刷新操作时刷新利用储存在地址储存单元中的地址选中的一个或更多个目标字线。

公开(公告)号：CN104115230A

公开(公告)日：2014-10-22

申请号：CN201180076407.7

申请日：2011-12-22

申请人： 英特尔公司

发明人： R.W.法伯

IPC分类号： G11C13/02 ,  G06F12/00 ,  G06F13/14

CPC分类号： G11C11/406 ,  G11C11/40618 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0069 ,  G11C16/3418 ,  G11C2013/0057 ,  G11C2211/5647

摘要： 描述了一种具有反相确定逻辑电路的装置，该反相确定逻辑电路用以根据由从PCMS存储设备读取的数据所表示的信息在PCMS存储设备的刷新期间最后是以反相还是非反相逻辑状态被写入到PCMS存储设备来确定传输所述数据的读取数据路径要被反相或不反相。