公开(公告)号：CN1630080A

公开(公告)日：2005-06-22

申请号：CN200410095565.9

申请日：2004-11-29

Applicant: 英特尔公司

Inventor： 布赖恩·P·布莱克 ,  尼古拉斯·G·萨姆拉 ,  M·克莱尔·韦布

IPC: H01L25/00

CPC classification number: G06F15/7832 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/00013 ,  H01L2924/14 ,  Y02D10/12 ,  Y02D10/13 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开了多管芯处理器装置和系统。用于执行一个或多个指令的处理器逻辑被分配在两个或更多个面对面堆叠的管芯中。处理器包括在堆叠管芯之间的导电接口，以帮助管芯到管芯的通信。

公开(公告)号：CN1147790C

公开(公告)日：2004-04-28

申请号：CN98124917.5

申请日：1998-11-13

Applicant: 恩益禧电子股份有限公司

Inventor： 峰一雅

IPC: G06F11/22 ,  H01L27/04 ,  G01R31/28

CPC classification number: G06F11/2236 ,  G06F13/24 ,  G06F15/7832

Abstract: 一种包含附加用户逻辑电路的微型计算机，在微型计算机内部测试模式中可独立地对附加用户逻辑电路和微型计算机进行测试。在附加用户逻辑电路和微型计算机之间提供有一个专用连接逻辑电路，其与微型计算机的一条内部总线耦合。为测试附加用户逻辑电路，使用一个读出/写入信号和微型计算机的一个总线/端口转换接头实现读出/写入操作。同时，在专用连接逻辑电路中提供有一个总线检测寄存器。为测试微型计算机，检测寄存器的一个输出被读出至专用连接逻辑电路的一条总线从而进行总线检测。

公开(公告)号：CN1130646C

公开(公告)日：2003-12-10

申请号：CN92112046.X

申请日：1992-09-30

Applicant: 英特尔公司

Inventor： J·W·康纳利 ,  R·R·比特勒

IPC: G06F13/38

CPC classification number: G06F15/7832 ,  G06F1/08 ,  G06F1/3237 ,  G06F9/30083 ,  G06F12/0835 ,  G06F12/0891 ,  Y02D10/128

Abstract: 一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址/数据总线相同的频率或者为其二倍的频率运行。

公开(公告)号：CN1041232A

公开(公告)日：1990-04-11

申请号：CN89101327.X

申请日：1989-03-11

Applicant: 株式会社日立制作所

Inventor： 前岛英雄 ,  堀田多加志 ,  增田郁朗 ,  岩村将弘 ,  栗田公三郎 ,  上野雅弘

IPC: G06F7/38

CPC classification number: G06F7/508 ,  G06F5/015 ,  G06F13/4077 ,  G06F15/7832 ,  G06F2207/3872

Abstract: 在一个至少含有一组寄存器和一个算术运算电路的算术运算器中，混合使用双极晶体管和场效应管。

公开(公告)号：CN85104133A

公开(公告)日：1986-08-27

申请号：CN85104133

申请日：1985-05-30

Applicant: 株式会社日立制作所

Inventor： 前岛英雄 ,  堀田多加志 ,  增田郁朗 ,  岩村将弘 ,  栗田公三郎 ,  上野雅弘

IPC: G06F7/48

CPC classification number: G06F7/508 ,  G06F5/015 ,  G06F13/4077 ,  G06F15/7832 ,  G06F2207/3872

Abstract: 在一个至少含有一组寄存器和一个算术运算电路的算术运算器中，混合使用双极型晶体管和场效应管。

公开(公告)号：CN108153702A

公开(公告)日：2018-06-12

申请号：CN201611105935.1

申请日：2016-12-06

Applicant: 云南师范大学

Inventor： 景艳梅 ,  王顺英 ,  王砚生 ,  何文学

IPC: G06F15/78

CPC classification number: G06F15/7832

Abstract: 一种图书馆导航装置，使用STM32的单片机与Eink电子纸、Beacon传感器连接，Eink电子纸将STM32单片机发送来的信息解码后显示。Beacon传感器通过SPI总线与STM32单片机连接，检测附近需要导航的用户和导航目的地需求信息后，STM32单片机将获取的信息在自身预置的图书馆信息中查找对应指示内容，将指示内容显示在所连接的Eink电子纸上，Eink电子纸在非导航状态时切换为显示书架信息。

公开(公告)号：CN107133191A

公开(公告)日：2017-09-05

申请号：CN201710301226.9

申请日：2017-05-02

Applicant: 深圳市博巨兴实业发展有限公司

Inventor： 万上宏 ,  叶媲舟 ,  涂柏生

IPC: G06F15/78

CPC classification number: G06F15/7832

Abstract: 本发明公开了一种基于FLASH器件的ID芯片，ID芯片接收外部的通信码，通过在ID芯片内部进行解码并且校对，当校对成功时，将相应要回复的数据通过ID芯片的IO管理模块输出至ID芯片外部，从而完成与ID芯片外部的加密ID过程。本发明基于低成本的FLASH器件，用户在使用时，可以根据需要将认证码烧写至芯片内的FLASH器件中，当需要更新芯片的认证码时，亦可将芯片中的FLASH进行重新烧写。

公开(公告)号：CN102782822A

公开(公告)日：2012-11-14

申请号：CN201180013014.1

申请日：2011-02-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  乡户宏充

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L29/786

CPC classification number: G06F15/7832 ,  H01L27/1225 ,  H01L29/1033 ,  H01L29/7869

Abstract: 所公开的半导体装置，包括：绝缘层；嵌入在绝缘层中的源电极和漏电极；接触于绝缘层、源电极和漏电极的氧化物半导体层；覆盖氧化物半导体层的栅极绝缘层；以及栅极绝缘层上的栅电极。接触于氧化物半导体层的绝缘层的上表面的均方根（RMS）粗糙度是1nm以下。绝缘层的上表面与源电极的上表面有高度差，以及绝缘层的上表面与漏电极的上表面有高度差。优选高度差为5nm以上。本结构有助于抑制半导体装置的缺陷且实现其微型化。

公开(公告)号：CN1630080B

公开(公告)日：2010-05-05

申请号：CN200410095565.9

申请日：2004-11-29

Applicant: 英特尔公司

Inventor： 布赖恩·P·布莱克 ,  尼古拉斯·G·萨姆拉 ,  M·克莱尔·韦布

IPC: H01L25/00

CPC classification number: G06F15/7832 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/00013 ,  H01L2924/14 ,  Y02D10/12 ,  Y02D10/13 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开了多管芯处理器装置和系统。用于执行一个或多个指令的处理器逻辑被分配在两个或更多个面对面堆叠的管芯中。处理器包括在堆叠管芯之间的导电接口，以帮助管芯到管芯的通信。

公开(公告)号：CN101385008A

公开(公告)日：2009-03-11

申请号：CN200780005312.X

申请日：2007-03-13

Applicant: 英特尔公司

Inventor： C·莫扎克 ,  J·吉尔伯特 ,  G·斯里尼瓦萨

IPC: G06F13/12 ,  G06F13/10 ,  G06F13/20

CPC classification number: G06F15/7832

Abstract: 在一个实施例中，本发明包括具有多个用于执行指令的处理器内核的处理器，其中所述内核中的每一个包括专用数字接口电路。所述处理器还包括通过所述数字接口电路耦合到所述内核的模拟接口。可以采用所述模拟接口在包括所述内核的封装和耦合到其上的诸如共享总线的互连之间传输业务。还描述了其他实施例，并要求对其进行保护。