-
公开(公告)号：CN114899007B
公开(公告)日：2023-09-01
申请号：CN202210780284.5
申请日：2017-09-20
Applicant: TDK株式会社
Abstract: 素体具有作为安装面的主面和与主面相邻的第一侧面。外部电极具有配置在主面上的第一电极部和配置在第一侧面上的第二电极部。第一电极部具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二电极部具有第一区域和第二区域。第一区域具有烧结金属层和形成在烧结金属层上的镀层。第二区域具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二区域位于比第一区域靠近主面的位置。
-
公开(公告)号：CN111383841B
公开(公告)日：2022-08-09
申请号：CN201911336259.2
申请日：2019-12-23
Applicant: TDK株式会社
Abstract: 一种电子部件包含元件主体和设置在该元件主体上的外部电极。外部电极包含烧结金属层、设置在该烧结金属层上的导电性树脂层以及配置为构成外部电极的最外层的焊料镀层。在导电性树脂层中或者导电性树脂层和烧结金属层之间存在空间。空间在导电性树脂层的厚度方向上的第一最大长度小于空间在垂直于导电性树脂层的厚度方向的方向上的第二最大长度。
-
公开(公告)号：CN114513907A
公开(公告)日：2022-05-17
申请号：CN202111175479.9
申请日：2021-10-09
Applicant: TDK株式会社
Abstract: 本发明提供一种电子部件，能够使多个芯片部件相对于壳体有效地对位并组装。电子部件的特征在于，具有：多个芯片部件，其沿着第一方向排列；绝缘壳体，其具有与上述多个芯片部件的第一侧面相对的板状部、沿着上述板状部的与第一方向平行的板状部第一边形成且从上述板状部向与上述第一方向垂直的下方突出的第一突出部、相对于上述第一突出部沿与上述第一方向及上述下方垂直的第二方向形成并从上述板状部向上述下方突出的第二突出部，上述第一突出部和上述第二突出部的从上述板状部向上述下方的突出长度比上述多个芯片部件中所含的芯片部件的从上述板状部向上述下方的突出长度短。
-
公开(公告)号：CN112349517B
公开(公告)日：2022-04-19
申请号：CN202010766138.8
申请日：2020-08-03
Applicant: TDK株式会社
Abstract: 本发明提供一种电子部件，其具有导电性树脂层，该导电性树脂层包含位于端面上的第一区域、位于侧面上的第二区域以及位于端面与侧面之间的棱线部上的第三区域。在导电性树脂层上存在有多个空隙。在第一区域的最大厚度为T1(μm)且第二区域的最大厚度为T2(μm)的情况下，最大厚度T1和最大厚度T2满足T2/T1≥0.11的关系。在第三区域的沿着厚度方向的截面上，第三区域中的空隙的总面积在第三区域的面积的3.0～11.0％的范围内。
-
公开(公告)号：CN111739732B
公开(公告)日：2022-04-19
申请号：CN202010211601.2
申请日：2020-03-24
Applicant: TDK株式会社
Abstract: 本发明的电子部件具备：素体，其具有构成安装面的主面和与主面相邻的端面；以及外部电极，其配置于素体。外部电极具有：导电性树脂层，其以连续地覆盖主面的一部分和端面的一部分的方式设置；以及镀层，其覆盖导电性树脂层。导电性树脂层包含：位于端面上的第一区域；位于端面和主面之间的棱线部上的第二区域；以及位于主面上的第三区域。当第一区域的最大厚度为(T1(μm))，第二区域的最小厚度为(T2(μm))时，最大厚度(T1)和最小厚度(T2)满足以下关系：T2/T1≥0.26。
-
Patent Agency Ranking
公开(公告)号：CN110098050B
公开(公告)日：2022-02-18
申请号：CN201910091832.1
申请日：2019-01-30
Applicant: TDK株式会社
Abstract: 长方体形状的元件主体包括被配置成构成安装面的主面、彼此相对且与上述主面相邻的一对侧面以及彼此相对且与上述主面和上述一对侧面相邻的一对端面。外部电极包括设置于元件主体的端部上的烧结金属层、以及包括位于主面上的部分和位于烧结金属层上的部分的导电树脂层。烧结金属层的端缘比位于主面上的部分的最大厚度位置更靠近端面。导电树脂层的厚度从最大厚度位置到位于烧结金属层上的部分逐渐减小。
-
公开(公告)号：CN109791839B
公开(公告)日：2021-08-24
申请号：CN201780058033.3
申请日：2017-09-20
Applicant: TDK株式会社
Abstract: 素体具有作为安装面的主面和与主面相邻的第一侧面。外部电极具有配置在主面上的第一电极部和配置在第一侧面上的第二电极部。第一电极部具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二电极部具有第一区域和第二区域。第一区域具有烧结金属层和形成在烧结金属层上的镀层。第二区域具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二区域位于比第一区域靠近主面的位置。
-
公开(公告)号：CN112837934A
公开(公告)日：2021-05-25
申请号：CN202110004249.X
申请日：2017-09-20
Applicant: TDK株式会社
Abstract: 素体具有作为安装面的主面和与主面相邻的第一侧面。外部电极具有配置在主面上的第一电极部和配置在第一侧面上的第二电极部。第一电极部具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二电极部具有第一区域和第二区域。第一区域具有烧结金属层和形成在烧结金属层上的镀层。第二区域具有烧结金属层、形成在烧结金属层上的导电性树脂层和形成在导电性树脂层上的镀层。第二区域位于比第一区域靠近主面的位置。
-
公开(公告)号：CN111739734A
公开(公告)日：2020-10-02
申请号：CN202010212137.9
申请日：2020-03-24
Applicant: TDK株式会社
Abstract: 本发明的电子部件具备：素体，其具有互相相邻的侧面和端面；以及外部电极，其配置于侧面和端面。外部电极具有：导电性树脂层，其横跨侧面和端面而设置；以及镀层，其覆盖导电性树脂层。导电性树脂层包含：位于端面上的第一区域；位于侧面上的第二区域；以及位于端面和侧面之间的棱线部上的第三区域。当第一区域的最大厚度为(T1(μm))，第二区域的最大厚度为(T2(μm))，第三区域的最小厚度为(T3(μm))时，最大厚度(T1)和最大厚度(T2)满足以下关系：T2/T1≥0.11，且最大厚度(T1)和最小厚度(T3)满足以下关系：T3/T1≥0.11。
-
公开(公告)号：CN110828174A
公开(公告)日：2020-02-21
申请号：CN201910729660.6
申请日：2019-08-08
Applicant: TDK株式会社
Abstract: 本发明提供一种电子部件的制造方法，其准备具备素体的芯片。准备夹具。夹具具有：具有台阶的一对面、位于一对面之间的台阶面。将含有导电性材料的膏体赋予夹具的台阶面。使芯片以主面和台阶面相对并且端面和一对面中的一个面相对的方式接近夹具，将膏体遍及主面、端面、及侧面而赋予。对赋予主面、端面、及侧面的膏体进行处理，形成导体层。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.038 seconds)
