-
公开(公告)号：CN117649870A
公开(公告)日：2024-03-05
申请号：CN202211209121.8
申请日：2022-09-30
Applicant: 长江存储科技有限责任公司
Abstract: 公开了一种用于三维(3D)存储器件的输入/输出电压训练的方法。该方法可以包括以下操作：(1)在管芯上终端(ODT)启用状态下设置参考电压值；(2)控制3D存储器件以执行写入训练过程；(3)确定是否需要进一步的写入训练过程；(4)响应于确定需要进一步的写入训练过程，重复操作(1)、(2)和(3)；以及(5)响应于确定不需要进一步的写入训练过程，将参考电压值设置为优化的参考电压值。
-
公开(公告)号：CN113519026B
公开(公告)日：2023-05-02
申请号：CN202180001821.5
申请日：2021-06-03
Applicant: 长江存储科技有限责任公司
Abstract: 本公开的方面提供了一种半导体器件。例如，半导体器件可以包括第一串并转换器、第二串并转换器以及耦合到第一串并转换器和第二串并转换器的写入数据转换器。第一串并转换器可以被配置为基于一组写入时钟信号将串行数据转换为并行数据，因此并行数据具有关于该组写入时钟信号的第一时序对准。第二串并转换器可以被配置为基于该组写入时钟信号生成掩码图案，因此掩码图案具有关于该组写入时钟信号的第二时序对准。写入数据转换器可以被配置为基于并行数据和掩码图案生成有效数据。
-
公开(公告)号：CN113261063A
公开(公告)日：2021-08-13
申请号：CN202180001099.5
申请日：2021-03-31
Applicant: 长江存储科技有限责任公司
IPC: G11C13/00
Abstract: 在特定方面，一种用于ZQ电阻器校准的电路可以包括第一输入，被配置为接收第一默认配置。该电路还可以包括第二输入，被配置为接收基于第一比较的第一校准值。该电路还可以包括第一输出，被配置为提供用于第一电阻器类别的第一电阻器代码。该电路可以另外包括第二输出，被配置为提供用于与第一电阻器类别不同的第二电阻器类别的第二电阻器代码。该电路还可以包括第一逻辑电路，被配置为接收来自第一输入的信号和来自第二输入的信号，并且将信号提供到第一输出。到第一输出的信号可以包括第一电阻器代码。第一电阻器代码可以与第二电阻器代码不同。
-
公开(公告)号：CN110620568A
公开(公告)日：2019-12-27
申请号：CN201910877648.X
申请日：2019-09-17
Applicant: 长江存储科技有限责任公司
IPC: H03K3/017
Abstract: 本发明实施例提供了一种占空比校准装置及方法。其中，所述占空比校准装置包括：占空比检测电路，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；边沿检测电路，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；控制电路，用于基于得到的检测结果，生成第一控制信号；占空比调节电路，用于根据所述第一控制信号对所述时钟信号进行校准。如此，能够对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。
-
Patent Agency Ranking
公开(公告)号：CN119943104A
公开(公告)日：2025-05-06
申请号：CN202311466880.7
申请日：2023-11-02
Applicant: 长江存储科技有限责任公司
Inventor： 杨诗洋
IPC: G11C11/4091 , G11C11/401 , G11C11/408 , G11C11/4094 , H10B12/00
Abstract: 本公开实施例公开了一种存储器及其制作方法、存储器系统、电子设备，该存储器包括键合的第一半导体结构和第二半导体结构；第一半导体结构包括：全局数据处理电路；第二半导体结构包括：堆叠的多个管芯，管芯包括多个存储体；其中，至少两个存储体耦接全局数据处理电路且共用全局数据处理电路。
-
公开(公告)号：CN118737243A
公开(公告)日：2024-10-01
申请号：CN202310335228.5
申请日：2023-03-28
Applicant: 长江存储科技有限责任公司
IPC: G11C29/12
Abstract: 本申请实施例公开一种ZQ校准电路、操作方法、存储器及存储系统。其中，所述ZQ校准电路包括：逻辑控制电路和校准电路；其中，所述逻辑控制电路，包括：校准代码生成电路和映射转换电路，其中；所述校准代码生成电路被配置为响应于校准命令，生成初始校准代码；所述映射转换电路被配置为响应于代码调整信号，控制所述校准代码生成电路将所述初始校准代码转换成目标调整步长的目标校准代码；所述校准电路，被配置为：基于所述目标校准代码对目标半导体器件的接口阻抗进行校准。
-
公开(公告)号：CN113659979B
公开(公告)日：2024-07-05
申请号：CN202110960569.2
申请日：2021-08-20
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供了一种延迟锁相环及其延迟线锁定方法、装置、介质及系统，方法包括：获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；在预先存储的锁定值中确定条件参数对应的初始锁定值；以及响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。通过预先存储多个延迟线的锁定值，并结合系统的条件参数选择适合系统的锁定值开始调整延迟线，使得初始锁定值尽可能地接近系统最终的锁定值，大大减少延迟线的调整次数，从而减少延迟线的锁定时间，进而减少系统运行时时钟信号不同步的时间，尽可能地减小对系统运行的影响。
-
公开(公告)号：CN113421598A
公开(公告)日：2021-09-21
申请号：CN202110733072.7
申请日：2021-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请公开了一种用于数据接口的数据输出驱动器的校准电路，该校准电路包括：控制电路，配置成根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号；电压发生单元，配置成根据所述第一控制信号生成第一参考电压；代码生成单元，配置成根据所述第一控制信号和所述第一参考电压生成第一校准代码；代码寄存单元，存储有参考端接电阻代码和参考驱动强度代码；以及计算单元，配置成从所述第一校准代码获取第一驱动强度代码，并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第一驱动强度代码和第一调整代码计算并生成第一端接电阻代码，以校准所述数据输出驱动器中的端接电阻。
-
公开(公告)号：CN208723865U
公开(公告)日：2019-04-09
申请号：CN201821502409.3
申请日：2018-09-13
Applicant: 长江存储科技有限责任公司
Abstract: 本实用新型实施例公开了一种占空比校准电路，包括：延迟线、下降沿检测模块和相位插值模块；延迟线串联有多个子延迟线，每个子延迟线包括一个或多个串联且延迟时间相等的延时单元，前一个子延迟线中延时单元的延迟时间小于后一个子延迟线中延时单元的延迟时间；下降沿检测模块，用于根据待校准信号的频率从延迟线上获得待校准信号的多个延时信号，并根据待校准信号和每个延时信号检测待校准信号的下降沿，得到下降沿状态检测信号；相位插值模块，用于根据待校准信号和所述下降沿状态检测信号，获得校准后的信号。本实用新型能够满足在满足不同频率信号的占空比校准精度的情况下，减小电路的功耗和占用面积。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.027 seconds)
