-
公开(公告)号：CN112925728A
公开(公告)日：2021-06-08
申请号：CN202110339570.3
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
公开(公告)号：CN109103195B
公开(公告)日：2020-09-11
申请号：CN201811011692.4
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11563 , H01L27/1157 , H01L27/1158
Abstract: 本申请公开了一种三维存储器的制造方法，由该方法制成的存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。
-
公开(公告)号：CN107507641B
公开(公告)日：2019-07-09
申请号：CN201710772333.X
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种非易失性存储器的读操作方法、装置及相关设备，该方法包括：对字线进行预充，在字线上施加读通过电压；依次执行至少两次数据感测操作；其中，每次数据感测操作，具体包括：在选中的字线上施加本次数据感测操作对应的读电压；经位线对选中的字线上存储单元管中存储的数据进行感测。在两次数据感测之间无需对字线放电、恢复及再次预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据的速度，降低了读操作过程中的动态功耗。
-
公开(公告)号：CN109103196A
公开(公告)日：2018-12-28
申请号：CN201811013316.9
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11563 , H01L27/1157 , H01L27/1158
Abstract: 本申请公开了一种三维存储器，该存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。
-
公开(公告)号：CN107507641A
公开(公告)日：2017-12-22
申请号：CN201710772333.X
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
CPC classification number: G11C8/08 , G11C7/1048
Abstract: 本申请实施例公开了一种非易失性存储器的读操作方法、装置及相关设备，该方法包括：对字线进行预充，在字线上施加读通过电压；依次执行至少两次数据感测操作；其中，每次数据感测操作，具体包括：在选中的字线上施加本次数据感测操作对应的读电压；经位线对选中的字线上存储单元管中存储的数据进行感测。在两次数据感测之间无需对字线放电、恢复及再次预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据的速度，降低了读操作过程中的动态功耗。
-
Patent Agency Ranking
公开(公告)号：CN115088035A
公开(公告)日：2022-09-20
申请号：CN202180000413.8
申请日：2021-01-19
Applicant: 长江存储科技有限责任公司
IPC: G11C11/4063
Abstract: 半导体存储器件包括存储单元阵列和外围电路。存储单元阵列包括存储单元的块。外围电路可以响应于对字线组中的第一字线的第一写入操作执行第一编程验证循环，从而将与第一字线相关联的存储单元编程为多个状态。字线组包括一条或多条字线。然后，外围电路基于第一编程验证循环中的感测结果确定多个状态的验证起始循环，并且响应于对字线组中的第二字线的第二写入操作来执行具有多个状态的确定的验证起始循环的第二编程验证循环。
-
公开(公告)号：CN114822652A
公开(公告)日：2022-07-29
申请号：CN202210267733.6
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
公开(公告)号：CN110114878B
公开(公告)日：2021-12-21
申请号：CN201880005382.3
申请日：2018-05-24
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 公开了一种三维存储器器件的结构与方法。在一个示例中，存储器器件包括穿过交替导体/电介质堆叠而设置的多个垂直存储器串。各存储器串包括复合电介质层与隧穿式场效应晶体管的半导体层。隧穿式场效应晶体管的半导体层包括N型半导体层与P型半导体层。
-
公开(公告)号：CN107562655B
公开(公告)日：2019-01-25
申请号：CN201710773983.6
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
IPC: G06F12/1036
Abstract: 本申请实施例公开了一种数据存储方法和装置，所述方法包括：获取非易失性存储器的第一存储空间的初始存储地址；从所述第一存储空间的初始存储地址开始计数并存储第一数据，每存储一个所述第一数据，均在存储该第一数据对应的存储地址上加1；所述第一存储空间的比特数大于所述第一数据的比特数；当计数达到预设次数时，将存储地址加预设数目，得到第二存储空间中的预设存储地址，以从所述第二存储空间中的预设存储地址开始计数并存储第二数据，第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
-
公开(公告)号：CN112925728B
公开(公告)日：2024-09-06
申请号：CN202110339570.3
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.026 seconds)
