公开(公告)号：CN112466935A

公开(公告)日：2021-03-09

申请号：CN202011481591.0

申请日：2020-12-15

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  林徐葳 ,  李顺 ,  黄垚 ,  贺利军 ,  黄义

IPC: H01L29/739 ,  H01L29/08

Abstract: 本发明涉及一种具有集电极多晶硅电子通道的RC‑IGBT器件，属于半导体技术领域。该器件具有以下三个特点：(1)将传统RC‑IGBT的P集电极区分割成高浓度的P+空穴区和低浓度的P型电子阻挡层两段。(2)N+集电极设置在高浓度的P+空穴区内。(3)集电极底部引入N型多晶硅层。正向导通时，通过调整多晶硅层和P型电子阻挡层的掺杂，可以改变集电极短路电阻RCS，从而完全消除snapback效应；关断时，多晶硅层可以快速提取电子，有效降低关断损耗；仿真结果表明：与TRC RC‑IGBT相比，该器件正向导通时完全消除了snapback效应，且在同样正向导通压降为2.8V时，其关断损耗Eoff降低了59％。

公开(公告)号：CN111326576A

公开(公告)日：2020-06-23

申请号：CN202010092899.X

申请日：2020-02-14

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李顺 ,  黄垚 ,  黄元熙 ,  黄义 ,  贺利军 ,  张红升

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08

Abstract: 本发明涉及一种具有纵向分离阳极结构的SALIGBT器件，属于半导体功率器件领域。本发明将传统SA-LIGBT的N+阳极和P+阳极分离，将N+阳极设置在器件内部，通过增加N+阳极的纵向深度，延长单极性导电模式下电子的流动路径；N+阳极下方P型浮空层可以增大器件的阳极分布电阻，通过调节N+阳极的纵向深度和P型浮空层的掺杂浓度，完全消除snapback效应。本发明利用了器件的纵向长度减少芯片面积；正向导通时，新结构LIGBT的正向导通压降为0.91V，相比于分离阳极短路型LIGBT和常规阳极短路LIGBT分别减少了6.2％和24％；关断时，N+阳极可以快速抽取漂移区中的电子，其关断时间为370ns，相比于传统LIGBT和介质隔离型LIGBT减少了82％和23％。

公开(公告)号：CN110571264A

公开(公告)日：2019-12-13

申请号：CN201910877635.2

申请日：2019-09-17

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李顺 ,  黄垚 ,  黄元熙 ,  黄义 ,  贺利军 ,  张红升

IPC: H01L29/08 ,  H01L29/739

Abstract: 本发明涉及一种具有多通道电流栓的SA-LIGBT器件，属于功率半导体器件领域。本发明的多通道电流栓的SA-LIGBT器件主要是在器件的集电极区域设置n个横向P柱，形成多个电子通道，构成电流栓结构，具有以下作用：(1)正向导通时，电流栓相对于对电子电流呈关闭状态，使得晶体管的集电极短路电阻增大，从而完全消除传统SA-LIGBT的snapback效应；(2)正向导通时降低压降Von；(3)关断时，P柱之间形成的三条电子通道可有效提高电子的抽取效率，减少关断时间。

公开(公告)号：CN110518068A

公开(公告)日：2019-11-29

申请号：CN201910818394.4

申请日：2019-08-30

Applicant: 重庆邮电大学

Inventor： 黄义 ,  李金鹏 ,  陈伟中 ,  李顺 ,  张金沙 ,  黄垚

IPC: H01L29/778 ,  H01L21/324 ,  H01L21/335

Abstract: 本发明涉及一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法，属于半导体功率器件领域。本发明的器件包括衬底、GaN缓冲层、InAlN势垒层、p-GaN帽层、栅极、源极、漏极和钝化层，其中GaN缓冲层与InAlN势垒层形成异质结，可以抑制电流坍塌效应和调制沟道电场分布以提高器件的击穿电压；本发明通过使用In组份0.17的InAlN材料作为势垒层，实现了异质结的晶格匹配，增大了电子阻挡层势垒高度，因此可以减小器件的导通电阻和栅极漏电流；另外使用高介电常数材料作为钝化层，能够降低器件靠近漏极的栅极边缘处的电场峰值，提高了InAlN HEMT器件的击穿电压。

公开(公告)号：CN109920840A

公开(公告)日：2019-06-21

申请号：CN201910213984.4

申请日：2019-03-20

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄垚 ,  李顺 ,  黄义 ,  贺利军

IPC: H01L29/06 ,  H01L29/739 ,  H01L27/06

Abstract: 本发明涉及一种具有L型SiO2隔离层的复合型RC-LIGBT器件，以L型SiO2隔离层为界，分为LDMOS区和LIGBT区，工作过程中具有以下优点：(1)降低了器件电场尖峰，避免了在器件表面提前击穿，从而提高了击穿电压；(2)在正向导通时三种模式的转换过程中器件处于平稳过度状态，无电流突变情况；(3)在反向导通时，LDMOS区独立工作，N-Collector提供电子，发射极反向偏压下P-body直接注入空穴到漂移区，赋予器件逆向双极模式的导通能力。经过相同参数条件下经仿真验证，本发明复合型RC-LIGBT器件的击穿电压提高到206.05V；无Snapback现象、同时还具有反向导通能力。

公开(公告)号：CN111769159B

公开(公告)日：2024-05-28

申请号：CN202010658965.5

申请日：2020-07-09

Applicant: 重庆邮电大学

Inventor： 黄义 ,  李顺 ,  黄垚 ,  黄元熙 ,  贺利军 ,  张红升 ,  陈伟中

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有多晶硅电子通道的SA‑LIGBT器件，属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P‑body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域；阳极区域从左至右包括N‑buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极，还包括设置在多晶硅层左/右侧下表面的浮空层，以及设置在多晶硅层下表面的二氧化硅隔离层，其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时，通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻，进而抑制snapback效应。关断时，漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取，有效降低了器件的关断损耗。

公开(公告)号：CN113097310A

公开(公告)日：2021-07-09

申请号：CN202110362550.8

申请日：2021-04-02

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄元熙 ,  黄垚 ,  李顺 ,  黄义 ,  张红升

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件，属于半导体技术领域。该器件分为：衬底、埋氧层和器件上面部分；其中器件上面部分包括：栅氧化层；栅氧化层外侧部分：从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区；栅氧化层内侧部分：从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应，并采用了鳍式结构，在保持较高的击穿电压下大幅度降低Ron,sp，最终提高了Baliga优值FOM。

公开(公告)号：CN112820775A

公开(公告)日：2021-05-18

申请号：CN202110018192.9

申请日：2021-01-07

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄元熙 ,  黄垚 ,  李顺 ,  黄义 ,  张红升

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有电子积累效应的SOI‑LDMOS器件，属于半导体技术领域。该器件包括LDMOS结构、PNP结构、氧化隔离层、金属铝和衬底；LDMOS结构位于氧化隔离层前方，从左至右依次是源极P+区、源极N+区、P‑body、漂移区、漏极N+区；PNP结构位于氧化隔离层后方，从左至右依次是栅极P+区、栅极P区、漂移区、漏极N+区、漏极P+区；金属铝设置在氧化隔离层的右上角，连接着氧化隔离层前方的漏极N+区和氧化隔离层后方的漏极P+区；P‑body、栅极P+区、栅极P区、漂移区和氧化隔离层的正下方是衬底。本发明器件在降低比导通电阻Ron,sp的同时，还能保持较高的击穿电压。

公开(公告)号：CN111769159A

公开(公告)日：2020-10-13

申请号：CN202010658965.5

申请日：2020-07-09

Applicant: 重庆邮电大学

Inventor： 黄义 ,  李顺 ,  黄垚 ,  黄元熙 ,  贺利军 ,  张红升 ,  陈伟中

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有多晶硅电子通道的SA-LIGBT器件，属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P-body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域；阳极区域从左至右包括N-buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极，还包括设置在多晶硅层左/右侧下表面的浮空层，以及设置在多晶硅层下表面的二氧化硅隔离层，其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时，通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻，进而抑制snapback效应。关断时，漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取，有效降低了器件的关断损耗。

公开(公告)号：CN110610986B

公开(公告)日：2023-03-14

申请号：CN201910954779.3

申请日：2019-10-09

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄垚 ,  李顺 ,  黄元熙 ,  黄义 ,  贺利军 ,  张红升 ,  周通

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明涉及一种利用结终端集成横向续流二极管的RC‑IGBT器件，属于半导体技术领域。该器件包括栅极接触区1、发射极接触区2、金属场板3、N型集电极接触区4、P型集电极接触区4’、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16。本发明在保证较低关断损耗、反向导通性能及较高的阻断电压的前提下，能够消除在传统器件导通时存在的负阻效应，提高器件的工作稳定性和电流导通能力，同时还能降低制造成本。