-
公开(公告)号：CN106847332A
公开(公告)日：2017-06-13
申请号：CN201611203359.4
申请日：2016-12-23
Applicant: 西安空间无线电技术研究所
IPC: G11C11/412 , G06F17/50
Abstract: 一种低资源消耗的SRAM存储单元SEL加固方法，首先对SRAM存储单元使用阱接触隔离NMOS管与PMOS管，对PMOS管采用未封口保护环进行加固，使用未封口保护环连接PMOS管的源级，然后对SRAM存储单元中的NMOS管采用非U型保护带方式进行加固，在满足工艺规则的前提下在未封口保护环与非U型保护带上多打接触孔；调整SRAM存储单元中PMOS管采用的未封口保护环与NMOS管采用的非U型保护带的间距，最后优化PMOS管和NMOS管有源区的距离；在SRAM存储单元中的NMOS管区域加上NC层，提高NMOS管的阈值电压。本发明与现有技术相比，具有面积开销低、布线资源消耗低，降低SRAM中由存储单元构成的存储阵列的资源消耗的优点，具有很好的使用价值。
-
公开(公告)号：CN104199536A
公开(公告)日：2014-12-10
申请号：CN201410352614.6
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
CPC classification number: Y02D10/34
Abstract: 本发明一种基于BP神经网络的FPGA动态功耗估算方法，包括以下步骤：(1)获取四个模块的输入输出量作为样本数据；(2)对样本数据进行数据筛选和数据预处理；(3)根据处理后的样本数据分别构造四个模块的BP神经网络模型；(4)将样本数据的一部分作为BP神经网络的训练数据，进行BP神经网络训练得到训练后的神经网络，进而得到神经网络输出的功耗；(5)将去除训练数据后的样本数据作为BP神经网络的测试数据，将得到的功耗与测试数据进行比较；(6)将神经网络输出的功耗还原为实际功耗值；(7)将获取的四个模块的功耗估计值进行求和得到总功耗值。本发明通过BP神经网络的自动学习，可以对功耗值实现准确预测。
-
公开(公告)号：CN103888106A
公开(公告)日：2014-06-25
申请号：CN201410126618.2
申请日：2014-03-31
Applicant: 西安空间无线电技术研究所
IPC: H03K3/3562
Abstract: 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法，包括电路加固设计和版图加固设计，其中电路加固设计，基于DICE结构，采用0.13um体硅CMOS工艺，设计带延迟滤波的冗余时钟DICE触发器电路；版图加固设计中增加DICE触发器电路中存储节点之间的距离和减小漏区面积。本发明避免了时钟交叠发生，并减小功耗开销，进一步提升了触发器单元抗SEU/SET的能力，实现代价小、可靠性高。
-
公开(公告)号：CN103680639A
公开(公告)日：2014-03-26
申请号：CN201310635260.1
申请日：2013-11-29
Applicant: 西安空间无线电技术研究所
IPC: G11C29/44
Abstract: 一种随机存储器的周期性自检错恢复方法，可对随机存储器进行容错和纠错设计。方法首先将随机存储器进行冗余处理，设计判决模块对冗余的输出结果进行三取二判决和一致性比较，判决结果做为纠错输入，一致性比较结果作为纠错使能。同时地址产生模块周期性产生存储器读取地址实现检错控制。本发明可为易由于外因（例如空间辐射环境）而产生错误的随机存储器提供一种检错和纠错的方法，改变传统冗余容错技术的错误累积失效问题，纠错能力不受纠检错算法限制，有效的对存储器进行防护。
-
公开(公告)号：CN119271446A
公开(公告)日：2025-01-07
申请号：CN202411385797.1
申请日：2024-09-30
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于动态指令流的高效多核处理器故障注入方法，该方法基于程序动态指令级执行划分的细粒度时间执行注入，通过对单粒子辐照效应敏感的指令特征寄存器的故障注入，模拟多核处理器不同功能资源受到空间辐照效应的影响，达到快速、高效评估系统可靠性设计目的，减少了对单粒子试验的依赖，实现了精度可控的注入时机，提升故障注入的准确率进和系统抗SEU评估效率。
-
Patent Agency Ranking
公开(公告)号：CN117539684A
公开(公告)日：2024-02-09
申请号：CN202311438479.2
申请日：2023-10-31
Applicant: 西安空间无线电技术研究所
Abstract: 一种DSP在轨重构及配置加载方法及系统，步骤如下：控制电路接收待重构数据并进行解析处理；将解析处理后的待重构数据，按照FLASH的编程时序要求，依次写入Flash中连续地址的程序数据存储区域；控制电路对待重构加载DSP进行逻辑复位；复位完成后，待重构加载DSP器件向在轨重构加载控制电路依次发送连续的数据地址；在轨重构加载控制电路将接收到的数据地址进行地址译码，并映射出对应Flash中程序数据存储区域地址，依次从Flash中对应的程序数据存储区域读取程序数据，再按照待重构加载DSP的配置接口时序要求，将连续的地址数据放在配置接口上，直到待重构加载DSP所有连续地址所需数据均已读取完成，加载成功。
-
公开(公告)号：CN117472676A
公开(公告)日：2024-01-30
申请号：CN202311394710.2
申请日：2023-10-25
Applicant: 西安空间无线电技术研究所
IPC: G06F11/26 , G06F11/263
Abstract: 本发明涉及一种面向嵌入式处理器的高效寄存器故障注入方法，包括：对处理器指令集的指令结构进行解析，提取与寄存器操作相关的指令；将寄存器操作相关的指令按照注入时序进行分类，构造指令与注入时序之间的树图结构，获得寄存器操作相关的指令集的故障注入模型；获取用户程序指令，根据故障注入模型构造适配用户程序的寄存器故障注入向量；在程序执行到该指令时，根据故障注入向量执行故障注入。本发明实现了精准的注入时机，能够对硬件资源受到辐照影响发生翻转时的真实情况进行更为精确的模拟，从而提高注入效率；同时本发明可以用于单粒子翻转的防护方案设计验证等应用场合。
-
公开(公告)号：CN109783434B
公开(公告)日：2023-05-09
申请号：CN201811249962.5
申请日：2018-10-25
Applicant: 西安空间无线电技术研究所
Abstract: 一种低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统，从多片待重构FPGA中选取一片作为重构接口FPGA，在重构接口FPGA内构建外部重构接口电路；外部重构接口电路用于接收地面上注的重构用户功能配置数据和重构指令，将接收的重构用户功能配置数据和重构指令生成重构遥测数据包并发送至在轨重构控制电路，同时将星上的重构遥测信息下传给地面；重构接口配置数据存储器PROM，用于存储重构接口FPGA的重构接口功能配置数据；FLASH中设置不同的空间分别与每个待重构FPGA相对应，用于预先存储每个待重构FPGA的原始用户功能配置数据或者存储在轨重构时使用的重构用户功能配置数据；在轨重构控制电路根据地面遥控指令的控制，负责与重构接口电路之间的通信、重构配置数据的存储以及待重构FPGA的加载和刷新。
-
公开(公告)号：CN109783434A
公开(公告)日：2019-05-21
申请号：CN201811249962.5
申请日：2018-10-25
Applicant: 西安空间无线电技术研究所
Abstract: 一种低代价高可靠的星载单机多片SRAM型FPGA在轨重构系统，从多片待重构FPGA中选取一片作为重构接口FPGA，在重构接口FPGA内构建外部重构接口电路；外部重构接口电路用于接收地面上注的重构用户功能配置数据和重构指令，将接收的重构用户功能配置数据和重构指令生成重构遥测数据包并发送至在轨重构控制电路，同时将星上的重构遥测信息下传给地面；重构接口配置数据存储器PROM，用于存储重构接口FPGA的重构接口功能配置数据；FLASH中设置不同的空间分别与每个待重构FPGA相对应，用于预先存储每个待重构FPGA的原始用户功能配置数据或者存储在轨重构时使用的重构用户功能配置数据；在轨重构控制电路根据地面遥控指令的控制，负责与重构接口电路之间的通信、重构配置数据的存储以及待重构FPGA的加载和刷新。
-
公开(公告)号：CN106452424B
公开(公告)日：2019-04-09
申请号：CN201610782319.3
申请日：2016-08-30
Applicant: 西安空间无线电技术研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种具有预加重的差分驱动器，包括差分信号生成模块,差分驱动模块、预加重模块、控制信号生成模块和偏置电压模块。本发明在差分驱动器中增加了预加重模块，提高了输出信号的速率和抗干扰性，与输入信号具有良好的匹配度，提高了预加重后信号的质量；控制信号模块具有速率快，延时小的特点，可以精准的在输入信号上升/下降时向驱动电路提供预加重的功能，保证了预加重后的信号质量；在具有双电流源的预加重模块可以工作在更低的电压下，且提供的瞬间高压可以有效的抑制噪声，提高信号传输距离。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.029 seconds)
