-
公开(公告)号：CN116390635A
公开(公告)日：2023-07-04
申请号：CN202310176088.1
申请日：2023-02-27
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种具有多值存储特性的非易失性相变铁电晶体管及其制备方法，所述晶体管包括衬底、源极、漏极、介电层、铁电层、相变材料层和栅电极层，其中，所述源极和所述漏极分别嵌入在所述衬底上表面左右两侧；所述介电层、所述铁电层、所述相变材料层和所述栅电极层自下而上依次设置在位于所述源极与所述漏极之间的介电层上表面；所述铁电层采用具有非易失性极化翻转特性的铁电材料。本发明能够在不产生高功耗情况下通过材料的铁电极化和相变实现非易失性多值存储。
-
公开(公告)号：CN115064555B
公开(公告)日：2023-04-07
申请号：CN202210647254.7
申请日：2022-06-09
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种铁电组装栅场效应晶体管的多值存储器件，包括：衬底层；以及依次层叠设置在衬底层表面的组装栅介质和栅电极；其中，组装栅介质包括介电层以及若干组铁电模块，铁电模块沿着沟道方向间隔设置在介电层内；根据漏极电压的不同控制组装栅介质中极化翻转的铁电模块的数目。本发明的铁电组装栅场效应晶体管的多值存储器件，可以实现3‑bit及以上的高密度多值存储，且各存储态呈现分立的特征，可以有效避免存储器件在受到制备工艺涨落、环境温度涨落、串扰电场以及器件微疲劳导致的极化翻转出现扰动的时候，出现读取错误的问题。
-
公开(公告)号：CN118487014A
公开(公告)日：2024-08-13
申请号：CN202410709615.5
申请日：2024-06-03
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种K波段可调谐铁电滤波器，包括自下而上依次设置的衬底、第一保护层和传输线金属电极，其中，在传输线金属电极上表面设置有多个间隔的MIM氧化铪基铁电电容；在多个间隔的MIM氧化铪基铁电电容上设置有第二保护层，第二保护层能够包覆MIM氧化铪基铁电电容；在第二保护层的上表面设置有S信号传输线电极和G信号传输线电极，S信号传输线电极通过贯穿第二保护层的金属连接线连接至传输线金属电极；G信号传输线电极通过贯穿第二保护层的金属连接线连接至传输线金属电极和MIM氧化铪基铁电电容的上表面。本发明的K波段可调谐铁电滤波器可以解决器件在K波段信号质量问题和集成度受成本限制的问题。
-
公开(公告)号：CN117915666A
公开(公告)日：2024-04-19
申请号：CN202410070232.8
申请日：2024-01-17
Applicant: 西安电子科技大学
IPC: H10B53/30
Abstract: 本发明公开了一种无衬底和电极自支撑结构HfO2基铁电薄膜的制备方法，属于薄膜制备领域，包括步骤：在带有SiO2层的硅衬底上沉积底电极；在底电极表面沉积HfO2基铁电薄膜；在HfO2基铁电薄膜表面沉积顶电极；将得到的带有SiO2层硅衬底的HfO2基铁电薄膜进行热处理结晶；将SiO2层作为牺牲层，用碱溶液溶解掉SiO2牺牲层得到去除SiO2牺牲层硅衬底的HfO2基铁电薄膜；溶解掉电极得到无衬底和电极约束自支撑结构HfO2基铁电薄膜。本发明的制备方法克服了衬底和电极对薄膜的束缚，SiO2作为牺牲层也减小了对HfO2基铁电薄膜电学性能和晶体结构的影响，是一种成本低廉、简单易行的制备方法。
-
公开(公告)号：CN116742299A
公开(公告)日：2023-09-12
申请号：CN202310492361.1
申请日：2023-05-04
Applicant: 西安电子科技大学
IPC: H01P1/18
Abstract: 本发明公开了一种铁电薄膜移相器、晶圆级相控阵芯片系统，包括：衬底层；隔绝信号层位于衬底层上；第一、第二和第三顶层传输线电极间隔分布于隔绝信号层上；其中，第一和第二顶层传输线电极位于隔绝信号层两端，第三顶层传输线电极位于隔绝信号层中间区域；底层传输线电极，位于隔绝信号层内；中间传输线结构位于底层传输线电极中间区域，且邻接第三顶层传输线电极；MIM氧化铪基铁电电容结构位于底层传输线电极两端；金属传输线结构位于MIM氧化铪基铁电电容结构与第一顶层传输电极之间，以及位于MIM氧化铪基铁电电容结构与第二顶层传输电极之间。本发明结构可以实现晶圆一体式集成，其制备完全与现有的CMOS工艺线兼容。
-
Patent Agency Ranking
公开(公告)号：CN115633507A
公开(公告)日：2023-01-20
申请号：CN202211152412.8
申请日：2022-09-21
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于铁电相/反铁电相多相薄膜的铁电器件及其制备方法，所述器件自下而上依次包括衬底、底电极、多相薄膜层以及顶层覆盖层，其中，所述多相薄膜层由铁电相和反铁电相混合形成，所述铁电相和所述反铁电相均为氧化铪基铁电材料，所述顶层覆盖层为导电材料。本发明利用铁电相和反铁电相调控机制的耦合作用，可以实现在保持一定剩余极化强度的同时提升薄膜的抗疲劳性能，满足铁电存储器件对于铁电薄膜抗疲劳性能的需求。
-
公开(公告)号：CN118343831A
公开(公告)日：2024-07-16
申请号：CN202410500135.8
申请日：2024-04-24
Applicant: 西安电子科技大学
IPC: C01G27/02
Abstract: 本发明涉及一种具有铁电相的氧化铪纳米颗粒及其制备方法。制备方法包括以下步骤：S1：混合多晶氧化铪和掺杂物，得到反应物体系；S2：混合所述反应物体系和熔盐，得到混合体系；S3：所述混合体系在预设温度下反应预设时间，得到初产物；S4：清洗所述初产物，得到具有铁电相的氧化铪纳米颗粒。本发明通过多晶氧化铪和掺杂物在熔盐环境中反应，得到具有铁电相的氧化铪纳米颗粒，制备方法简单，无需使用有机溶剂，反应温度低，反应时间短。制备得到的具有铁电相的氧化铪纳米颗粒之间不易相互连结，分散性好。
-
公开(公告)号：CN116207144B
公开(公告)日：2024-02-02
申请号：CN202310077662.8
申请日：2023-01-19
Applicant: 西安电子科技大学
Abstract: 本发明提供一种铁电伪装晶体管及其安全电路的读写方式，主要涉及芯片技术领域，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。
-
公开(公告)号：CN116742299B
公开(公告)日：2023-12-26
申请号：CN202310492361.1
申请日：2023-05-04
Applicant: 西安电子科技大学
IPC: H01P1/18
Abstract: 本发明公开了一种铁电薄膜移相器、晶圆级相控阵芯片系统，包括：衬底层；隔绝信号层位于衬底层上；第一、第二和第三顶层传输线电极间隔分布于隔绝信号层上；其中，第一和第二顶层传输线电极位于隔绝信号层两端，第三顶层传输线电极位于隔绝信号层中间区域；底层传输线电极，位于隔绝信号层内；中间传输线结构位于底层传输线电极中间区域，且邻接第三顶层传输线电极；MIM氧化铪基铁电电容结构位于底层传输线电极两端；金属传输线结构位于MIM氧化铪基铁电电容结构与第一顶层传输电极之间，以及位于MIM氧化铪基铁电电容结构与第二顶层传输电极之间。本发明结构可以实现晶圆一体式集成，其制备完全与现有的CMOS工艺线兼容。
-
公开(公告)号：CN116896972A
公开(公告)日：2023-10-17
申请号：CN202310660254.5
申请日：2023-06-05
Applicant: 西安电子科技大学
IPC: H10N30/853 , H10N30/50 , H10N30/093 , H01P1/18 , H01P11/00 , C23C14/16 , C23C14/35 , C23C16/40 , C23C16/455 , C23C14/04 , C23C28/00
Abstract: 本发明涉及一种移相器用低压高介电可调铁电材料及其制备方法，制备方法包括：步骤1、清洗单晶Si衬底，得到清洗完成的单晶Si衬底；步骤2、在所述清洗完成的单晶Si衬底上制备底电极金属层；步骤3、在所述底电极金属层的上表面制备铁电层，所述铁电层从下至上包括依次层叠的第一HfO2层、ZrO2层和第二HfO2层；步骤4、在所述铁电层上制备顶电极金属层，以得到HfO2基铁电薄膜；步骤5、对所述HfO2基铁电薄膜进行退火处理，得到低压高介电可调铁电材料。本发明所制备的移相器用低压高介电可调铁电材料可以实现多种组成材料优异性能的互补，并且制备温度低至400℃，能够与Si基CMOS工艺表现出良好的兼容性，可实现大面阵、高密度集成。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.033 seconds)
