公开(公告)号：CN105793828B

公开(公告)日：2019-06-21

申请号：CN201380081346.2

申请日：2013-12-26

Applicant: 英特尔公司

Inventor： Z·吴 ,  D·达斯莎玛 ,  M·M·马宗达 ,  S·巴斯托拉 ,  K·肖

IPC: G06F13/14

Abstract: 对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。

公开(公告)号：CN108052466A

公开(公告)日：2018-05-18

申请号：CN201810010810.3

申请日：2013-12-26

Applicant: 英特尔公司

Inventor： Z·吴 ,  D·达斯莎玛 ,  M·M·马宗达 ,  S·巴斯托拉 ,  K·肖

IPC: G06F13/36 ,  G06F13/38 ,  G06F13/40 ,  G06F13/42

CPC classification number: H03M13/11 ,  G06F13/36 ,  G06F13/385 ,  G06F13/4068 ,  G06F13/4282 ,  G06F2213/0026

Abstract: 本申请公开了PCI快速增强。对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。

公开(公告)号：CN105793828A

公开(公告)日：2016-07-20

申请号：CN201380081346.2

申请日：2013-12-26

Applicant: 英特尔公司

Inventor： Z·吴 ,  D·达斯莎玛 ,  M·M·马宗达 ,  S·巴斯托拉 ,  K·肖

IPC: G06F13/14

Abstract: 对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。

公开(公告)号：CN101573701A

公开(公告)日：2009-11-04

申请号：CN200780048995.7

申请日：2007-12-04

Applicant: 英特尔公司

Inventor： Z·王 ,  D·D·科根 ,  H·Y·陈 ,  Z·吴

IPC: G06F15/02

CPC classification number: G06Q99/00 ,  G06F21/123

Abstract: 计算系统包括母板。计算系统还包括处理器和与处理器耦合的控制模块以基于与锁定模式关联的使用策略并且响应于探测到与对于系统的支付所关联的事件而启动锁定模式。

公开(公告)号：CN119690883A

公开(公告)日：2025-03-25

申请号：CN202411497610.7

申请日：2016-02-22

Applicant: 英特尔公司

Inventor： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC: G06F13/36 ,  G06F13/40

Abstract: 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN112486875B

公开(公告)日：2024-11-15

申请号：CN202011344684.9

申请日：2016-02-22

Applicant: 英特尔公司

Inventor： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC: G06F13/36 ,  G06F13/40

Abstract: 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN117616406A

公开(公告)日：2024-02-27

申请号：CN202280046730.8

申请日：2022-11-22

Applicant: 英特尔公司

Inventor： N·兰卡 ,  S·乔德里 ,  D·达斯夏尔马 ,  L·塞莎恩 ,  Z·吴 ,  G·帕斯达斯特

IPC: G06F13/42 ,  H01L23/538 ,  G06F13/40 ,  H01L23/00 ,  H01L25/065 ,  H10B80/00

Abstract: 在一个实施例中，一种装置包括：管芯到管芯适配器，用于与协议层电路装置和物理层电路装置进行通信；以及物理层电路装置，耦合到管芯到管芯适配器，其中物理层电路装置用于接收第一信息并经由互连将第一信息输出到第二管芯。物理层电路装置可以包括：第一边带数据接收器，用于耦合到第一边带数据通道；以及第一边带时钟接收器，用于耦合到第一边带时钟通道；以及第二边带数据接收器，用于耦合到第二边带数据通道，以及第二边带时钟接收器，用于耦合到第二边带时钟通道。物理层电路装置可以分配工作边带，该工作边带包括：第一或第二边带数据通道中的一个；以及第一或第二边带时钟通道中的一个。描述并要求保护了其他实施例。

公开(公告)号：CN109643297B

公开(公告)日：2023-09-05

申请号：CN201780053201.X

申请日：2017-08-30

Applicant: 英特尔公司

Inventor： V·伊耶 ,  Z·吴 ,  M·韦格

IPC: G06F13/40 ,  G06F13/42

Abstract: 计算组件被提供物理层逻辑，用于在包括多个通路的物理链路上接收数据，其中数据是从物理链路的一个或多个数据通路上的特定组件接收的。物理层还用于在物理链路的多个通路中的特定一个通路上接收流信号，其中流信号用于标识一个或多个数据通路上的数据的类型，该类型是由特定组件支持的多个不同类型中的一个类型，并且通过电压幅度调制在特定通路上对流信号进行编码。

公开(公告)号：CN112231255B

公开(公告)日：2024-12-03

申请号：CN202011252637.1

申请日：2016-02-22

Applicant: 英特尔公司

Inventor： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC: G06F13/36 ,  G06F13/40

Abstract: 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN118103826A

公开(公告)日：2024-05-28

申请号：CN202280045501.4

申请日：2022-11-22

Applicant: 英特尔公司

Inventor： D·达斯夏尔马 ,  S·乔杜里 ,  N·兰卡 ,  Z·吴 ,  G·帕斯达斯特 ,  L·瑟山

IPC: G06F13/42 ,  H01L23/00 ,  G06F13/40 ,  H01L23/538

Abstract: 在一个实施例中，第一管芯包括：第一管芯对管芯适配器，用于经微片感知管芯对管芯接口(FDI)与第一协议层电路系统通信并且经原始管芯对管芯接口(RDI)与第一物理层电路系统通信，其中所述第一管芯对管芯适配器用于接收消息信息，所述消息信息包括第一互连协议的第一信息；以及所述第一物理层电路系统，耦合到所述第一管芯对管芯适配器。所述第一物理层电路系统可被配置为接收所述第一信息并且经互连将所述第一信息输出给第二管芯，所述第一物理层电路系统包括多个模块，所述多个模块中的每个模块包括模拟前端，所述模拟前端具有传送器电路系统和接收器电路系统。描述并且要求保护其他实施例。