-
公开(公告)号：CN1643614A
公开(公告)日：2005-07-20
申请号：CN03806891.5
申请日：2003-02-07
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C11/005 , G11C14/00
Abstract: 本发明的目的是提供一种能够高速执行写入操作和读出操作的复合存储电路，由此来提供一种能够实现瞬时接通和瞬时关机功能的半导体装置。复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。另外，随着对易失性存储电路的供电下降，易失性存储电路中的存储信息被写入非易失性存储电路。在电源故障或供电下降之后恢复供电时再从非易失性存储电路将存储信息送回易失性存储电路。还有一种由所述复合存储电路组成的半导体装置。
-
公开(公告)号：CN1643613A
公开(公告)日：2005-07-20
申请号：CN03806404.9
申请日：2003-03-17
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C7/02 , G11C7/1006 , G11C7/1078 , G11C7/22 , G11C2207/2263
Abstract: 本发明的目的是在用于存储数据的数据存储电路中，提供功率节省的数据存储电路和在该数据存储电路中的数据写入方法、以及数据存储设备。因此，在本发明中，在执行向存储元件M写入新数据之前，执行读出存储于存储元件M中的现存数据，以比较现存数据与新数据。该数据存储电路配置成以便于在现存数据与新数据彼此相同的情况下，不执行向存储元件M写入，而在现存数据与新数据彼此不同的情况下，执行向存储元件M写入新数据。该数据存储电路形成在半导体衬底上以具有数据存储设备。
-
-
公开(公告)号：CN100524510C
公开(公告)日：2009-08-05
申请号：CN200510114006.2
申请日：2005-10-13
Applicant: 索尼株式会社
CPC classification number: G11C13/00 , G11C13/0069 , G11C2013/0078 , G11C2013/009 , G11C2213/79
Abstract: 一种存储器件，包括：存储元件，具有这样的特性：作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；以及电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列，其中，在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
-
公开(公告)号：CN100419903C
公开(公告)日：2008-09-17
申请号：CN03823117.4
申请日：2003-07-22
Applicant: 索尼株式会社
CPC classification number: G11C14/0081 , G11C11/005 , G11C11/14
Abstract: 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。
-
Patent Agency Ranking
公开(公告)号：CN1790540A
公开(公告)日：2006-06-21
申请号：CN200510120135.2
申请日：2005-11-04
Applicant: 索尼株式会社
IPC: G11C7/00 , G11C16/06 , H01L27/10 , H01L27/115
CPC classification number: G11C13/0064 , G11C13/004 , G11C13/0069 , G11C2013/0054 , G11C2213/79
Abstract: 一种存储器包括：以矩阵形式排列的存储元件，每个存储元件具有下述特性，当将电平等于或者高于第一阈值信号的电平的电信号施加给存储元件时，其电阻从高值变为低值，以及当将电平等于或者高于第二阈值信号的电平的电信号施加给存储元件时，其电阻从低值变为高值，所述第一和第二阈值信号的极性彼此不同；电路，用于施加电信号给存储元件；以及检测单元，每个用于测量从开始施加电信号时起流过对应存储元件的电流或者施加给对应存储元件的电压，以便检测电阻是高还是低。
-
公开(公告)号：CN1714402A
公开(公告)日：2005-12-28
申请号：CN03807918.6
申请日：2003-02-07
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 通过提高使用铁磁隧道结器件的磁存储装置的电迁移的电阻来防止磁存储装置出现故障。使用铁磁隧道结器件的磁存储装置通过在隧道势垒层的上面和背面分别层叠固定磁化层和自由磁化层来形成由铁磁隧道结器件，并且使字线在铁磁隧道结器件的固定磁化层的磁化方向上延伸以及使位线在与铁磁隧道结器件的固定磁化层的磁化方向垂直方向上延伸，以便允许通过反转流过位线的电流的方向来把两种不同的存储状态写入铁磁隧道结器件中，其中，在写入铁磁隧道结器件时，把流过字线的电流的方向反转到与固定磁化层的磁化方向相同的方向或相反的方向。
-
公开(公告)号：CN1685439A
公开(公告)日：2005-10-19
申请号：CN03823117.4
申请日：2003-07-22
Applicant: 索尼株式会社
CPC classification number: G11C14/0081 , G11C11/005 , G11C11/14
Abstract: 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。
-
公开(公告)号：CN100481254C
公开(公告)日：2009-04-22
申请号：CN200510107643.7
申请日：2005-09-29
Applicant: 索尼株式会社
CPC classification number: G11C13/02 , G11C13/0069 , G11C2213/79
Abstract: 一种存储装置，包括存储器件，所述存储器件每个都具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加，允许存储元件从高电阻值状态转换到低电阻值状，以及不低于第二阈值信号的电信号的施加，允许存储元件从低电阻值状态转换到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件每个都具有电路元件，与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的端子之一与公共线连接；并且其中向公共线施加在电源电势和接地电势之间的中间电势。
-
公开(公告)号：CN1770319A
公开(公告)日：2006-05-10
申请号：CN200510107643.7
申请日：2005-09-29
Applicant: 索尼株式会社
CPC classification number: G11C13/02 , G11C13/0069 , G11C2213/79
Abstract: 一种存储装置，包括存储器件，所述存储器件每个都具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加，允许存储元件从高电阻值状态转换到低电阻值状态，以及不低于第二阈值信号的电信号的施加，允许存储元件从低电阻值状态转换到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件每个都具有电路元件，与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的端子之一与公共线连接；并且其中向公共线施加在电源电势和接地电势之间的中间电势。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.018 seconds)
