公开(公告)号：CN105990389B

公开(公告)日：2021-08-10

申请号：CN201610151117.9

申请日：2016-03-16

Applicant: 精工爱普生株式会社

Inventor： 桑沢和伸 ,  中村纪元 ,  関泽充生 ,  远藤刚廣

IPC: H01L27/146

Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件包括：P阱(12)；栅极绝缘膜(19)；栅电极(20)；P+型的钉扎层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱内；P－型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的P阱内，且与钉扎层相接；N‑型杂质区域(15a)，其位于钉扎层以及P‑型杂质区域(17)的下方的所述半导体层内；N‑‑型杂质区域(15)，其与栅极绝缘膜及P‑型杂质区域(17)分别相接，且在俯视观察时位于N‑型杂质区域(15a)的周围。

公开(公告)号：CN104979348B

公开(公告)日：2019-05-07

申请号：CN201510155592.9

申请日：2015-04-02

Applicant: 精工爱普生株式会社

Inventor： 新田博明 ,  赤沼英幸 ,  桑沢和伸

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。

公开(公告)号：CN106373972A

公开(公告)日：2017-02-01

申请号：CN201610580088.8

申请日：2016-07-21

Applicant: 精工爱普生株式会社

Inventor： 関泽充生 ,  桑沢和伸 ,  中村纪元 ,  远藤刚廣

IPC: H01L27/146 ,  H01L29/06

CPC classification number: H01L27/1461 ,  H01L27/14616 ,  H01L27/14643 ,  H01L27/14689 ,  H01L27/14612 ,  H01L29/0603

Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件具备：第一导电型的半导体层；栅极绝缘膜，其位于半导体层上；栅电极，其位于栅极绝缘膜上；第二导电型的第一杂质区域，其位于半导体层内，并且至少位于在俯视观察时与栅电极的第一端部相比靠外侧的区域内；第二导电型的第二杂质区域，其位于半导体层内，并且位于在俯视观察时与栅电极的对置于第一端部的第二端部相比靠外侧以及内侧的区域内；第一导电型的第三杂质区域，其位于半导体层内，并且位于在俯视观察时与栅电极的第二端部相比靠外侧的第二杂质区域的上层，且与第二杂质区域相接。

公开(公告)号：CN104347719A

公开(公告)日：2015-02-11

申请号：CN201410380207.6

申请日：2014-08-04

Applicant: 精工爱普生株式会社

Inventor： 桑沢和伸

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7816 ,  H01L23/485 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0869 ,  H01L29/1095 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/41725 ,  H01L23/481 ,  H01L29/4232

Abstract: 本发明涉及一种半导体装置。所述半导体装置具备：N型阱(13)、P型体扩散层(14)、N+型源极扩散层(18)、N+型漏极扩散层(19)以及P+型体接触区(32)，多个P+型体接触区(32)沿着栅极电极(17a、17b)而设置，多个第一接触孔(25)沿着所述栅极电极而设置，多个第二接触孔(27)沿着所述栅极电极而设置，多个P+型体接触区(32)的间距大于多个第一接触孔(25)的间距。