-
公开(公告)号：CN102832245B
公开(公告)日：2014-12-10
申请号：CN201110386133.3
申请日：2011-11-29
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种具有优化雪崩击穿电流路径的超结MOSFET器件，属于半导体功率器件技术领域。本发明在普通超结MOSFET器件的第二导电类型半导体掺杂柱区(8)中嵌入一个掺杂浓度更高的第二导电类型半导体掺杂岛区(7)，同时将金属化源极(1)做成槽型结构、并将第二导电类型半导体掺杂接触区(6)做在金属化源电极(1)两端的沟槽底部并靠近第二导电类型半导体掺杂岛区(7)。通过上述措施，能够有效改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT的基区，从而避免寄生BJT的发射极正偏造成BJT开启，从而提高了器件可靠性。
-
公开(公告)号：CN102738214B
公开(公告)日：2014-06-18
申请号：CN201210187423.X
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种能够有效防止电荷失衡的超结VDMOS器件，属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区（3）导电类型相反的柱区（4）中掺入深能级杂质（对N沟道器件，掺入施主杂质S、Se或Te；对于P沟道器件，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对柱区（4）掺杂浓度的贡献，不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于降低了柱区（4）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
公开(公告)号：CN103441143B
公开(公告)日：2015-09-09
申请号：CN201310289169.9
申请日：2013-07-10
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 具有变组分混合晶体发射区的抗闩锁IGBT，属于功率半导体器件技术领域。本发明基于常规IGBT结构，通过将发射区的纯硅材料变为组分渐变的混合晶体，形成禁带宽度缓变的发射区能带结构。该能带结构在不降低发射区与基区所形成PN结的内建电势的前提下，在发射区内形成发射区少子的加速电场，从而使发射区的少子扩散电流密度增加，基区向发射区的注入增强；而另一方面，发射区向基区的注入保持不变。因此，发射区、基区和漂移区构成的寄生晶体管的发射结注入效率降低，电流放大系数降低，使IGBT中的寄生晶闸管更难达到闩锁条件，这就提高了IGBT的临界闩锁电流，增加了IGBT的安全工作区，提高了IGBT的可靠性。
-
公开(公告)号：CN102832134B
公开(公告)日：2014-12-03
申请号：CN201210316793.9
申请日：2012-08-31
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L21/336
Abstract: 具有超薄源区的槽栅型VDMOS的制备方法，属于半导体器件与工艺制造领域。借助斜角度离子注入技术，仅利用2张光刻版即可实现具有超薄源区的VDMOS器件，节约了制造成本，且超薄源区的形成不受光刻精度的制约，可以做得极窄，从而能够有效防止槽栅VDMOS器件中寄生BJT晶体管的开启，提高器件的抗UIS失效能力。
-
公开(公告)号：CN105981175A
公开(公告)日：2016-09-28
申请号：CN201480075113.6
申请日：2014-02-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739
CPC classification number: H01L29/7397 , H01L29/0634 , H01L29/1095 , H01L29/4236
Abstract: 一种双向IGBT器件，属于功率半导体器件技术领域。其元胞结构包括两个对称设置于衬底漂移区正反两面的MOS结构；衬底漂移区与MOS结构之间具有提供载流子存储功能或电场截止功能的高掺杂埋层，且衬底漂移区采用纵向全超结或半超结结构。本发明提供的双向IGBT结构具有对称的正、反向特性，并在相同的器件耐压下具有更薄的漂移区厚度，更好的载流子浓度分布和电场分布，使器件获得了更好的正向导通特性以及正向导通特性与关断损耗特性的折中。
-
Patent Agency Ranking
公开(公告)号：CN103515443B
公开(公告)日：2016-03-02
申请号：CN201310420420.0
申请日：2013-09-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明涉及功率半导体器件技术，具体的说是涉及一种超结结构的横向功率器件及其制造方法。本发明的一种超结功率器件，其特征在于，在第二导电类型半导体漂移区4和第一导电类型半导体体区9上设置有凹槽，所述厚氧化层12覆盖设置在第二导电类型半导体漂移区4的上表面，所述薄栅氧化层13覆盖设置在第一导电类型半导体体区9的上表面，所述栅电极2覆盖设置在厚氧化层12和薄栅氧化层13的上表面。本发明的有益效果为，增大了漂移区4表面的积累层通道面积，可以达到更低的正向导通电阻。本发明尤其适用于超结结构的横向功率器件。
-
公开(公告)号：CN103268888B
公开(公告)日：2015-09-09
申请号：CN201310174856.6
申请日：2013-05-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L27/06
Abstract: 一种具有发射极镇流电阻（EBR）的IGBT器件，属于功率半导体器件技术领域。常规EBR结构的IGBT器件中，发射极镇流电阻由距离发射极接触区较远的条状N+发射区条构成，其电阻值通常呈现负温度系数，即：温度越高，电阻值越小，IGBT的饱和电流增大，器件短路能力在高温环境下将显著减弱。本发明通过在N+发射区条里面引入具有正温度系数的金属层（如镍铁合金），使得金属层与距离发射极接触区较远的条状N+发射区一起形成具有正温度系数的金属-介质复合电阻，实现发射极镇流电阻的正温度系数效应，使得发射极镇流电阻的阻值器件随工作温度的升高而升高，最终达到器件短路能力随温度升高而趋于增强的效果。
-
公开(公告)号：CN102683402B
公开(公告)日：2015-08-19
申请号：CN201210123005.4
申请日：2012-04-24
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739
CPC classification number: H01L29/7395
Abstract: 一种平面栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统平面栅电荷存储型IGBT的基础上，在N型漂移区和N型电荷存储层之间引入一层P型埋层；通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压；同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN102709317B
公开(公告)日：2014-12-03
申请号：CN201210186331.X
申请日：2012-06-07
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/47 , H01L29/45 , H01L29/06 , H01L29/861
Abstract: 一种低开启电压二极管，属于半导体器件技术领域。本发明利用PN结二极管的耗尽区缩小与增大来控制二极管开启和关断，使得器件在很小的正向电压下就有电流通道。在小的正向电压下，阳极欧姆接触结构的引入就能使得器件在正向导通时产生正向电流；在阳极电压增加到能使得阳极肖特基结构打开时，又会增大正向电流；当所加阳极电压足以使得PN结也导通时，PN结的正向电流能使得二极管正向电流进一步增大。器件反向时，在很小的反向电压下夹断导电沟道，低掺杂的外延层可以承受增加的反向电压，阳极肖特基结构此时又能够帮助减小反向漏电流。采用本发明可以实现二极管低的开启电压，较大的正向电流，较小的反向漏电流和良好的反向恢复特性。
-
公开(公告)号：CN102544114B
公开(公告)日：2014-01-15
申请号：CN201210049361.6
申请日：2012-02-29
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/861 , H01L29/40
Abstract: 一种积累型槽栅二极管，属于半导体器件技术领域。包括N+衬底，N+衬底背面的金属化阴极，N+衬底正面的N-漂移区；N-漂移区顶部两侧之外是槽型栅电极和二氧化硅栅氧化层；N-漂移区顶部两侧分别具有两个N型重掺杂区，两个N型重掺杂区之间具有一个P型重掺杂区；在P型重掺杂区正下方具有P型埋层区；在P型埋层区和P型重掺杂区之间具有若干间隔分布的P型柱区。P型埋层区、N型重掺杂区、二氧化硅栅氧层三者之间形成载流子积累区A。本发明通过引入一个P型埋层区，使得器件在不影响反向击穿电压和反向泄露电流的情况下，具有更小的导通压降、更短的反向恢复时间和极低的反向恢复峰值电流。
-
-
-
-
-
-
-
-
-
Search Results
523
records
(took 0.065 seconds)
