-
公开(公告)号：CN105470203B
公开(公告)日：2020-01-24
申请号：CN201510640606.6
申请日：2015-09-30
Applicant: 瑞萨电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/792
Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。
-
公开(公告)号：CN106298933A
公开(公告)日：2017-01-04
申请号：CN201610462752.9
申请日：2016-06-23
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L27/105 , H01L27/115
CPC classification number: G11C16/0466 , G11C16/0483 , G11C16/14 , G11C16/344 , H01L27/11568 , H01L27/1157 , H01L29/42344 , H01L29/511 , H01L29/518 , H01L29/792 , H01L29/78 , H01L27/105 , H01L27/11563
Abstract: 本发明涉及一种半导体装置及半导体装置的驱动方法，提高具有非易失性存储器的半导体装置的特性。向非易失性存储器的存储器栅极电极部(MG)的端部(1S)施加第一电位1V，向存储器栅极电极部(MG)的端部(2S)施加比第一电位1V低的第二电位0V，由此使电流i沿存储器栅极电极部(MG)的延伸方向流动(St1)，然后，从存储器栅极电极部(MG)向其下方的电荷蓄积部注入空穴(h)，由此将蓄积于电荷蓄积部的电子消去(St2)。这样，通过使电流在存储单元区域(MA)的存储器栅极电极部(MG)中流动，能够产生焦耳热而对存储单元进行加热。
-
公开(公告)号：CN104752435B
公开(公告)日：2019-04-09
申请号：CN201410831957.0
申请日：2014-12-26
Applicant: 瑞萨电子株式会社
IPC: H01L27/11519 , H01L27/11531 , H01L27/11521 , H01L27/11524 , H01L29/423 , G11C16/10 , G11C16/04
Abstract: 提供一种半导体器件，其具有改善的性能。半导体器件包括闪存的存储单元。各个存储单元都包括具有由浮栅电极的一部分形成的栅电极的用于写入/擦除数据的电容器元件，以及具有由浮栅电极的另一部分形成的栅电极的用于读取数据的MISFET。用于写入/擦除数据的电容器元件包括具有相反导电类型的p型半导体区和n型半导体区。在用于写入/擦除数据的电容器元件中在栅极长度方向上浮栅电极的长度小于在用于读取数据的MISFET中在栅极长度方向上浮栅电极的长度。
-
公开(公告)号：CN105470203A
公开(公告)日：2016-04-06
申请号：CN201510640606.6
申请日：2015-09-30
Applicant: 瑞萨电子株式会社
IPC: H01L21/8247
Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。
-
-
-
Search Results
14
records
(took 0.033 seconds)
