半导体器件及其制造方法
    16.
    发明公开

    公开(公告)号:CN103904117A

    公开(公告)日:2014-07-02

    申请号:CN201310756195.8

    申请日:2013-12-13

    Abstract: 本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括:n+型碳化硅衬底;设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n-型外延层;依次设置在n-型外延层上的p型外延层和n+区;贯穿n+区和p型外延层且设置在n-型外延层上的沟槽;设置在该沟槽内的栅极绝缘膜;设置在该栅极绝缘膜上的栅极;设置在该栅极上的氧化膜;设置在该p型外延层、n+区和氧化膜上的源极;以及位于n+型碳化硅衬底的第二表面上的漏极,其中第一p型柱状区设置在n-型外延层内,并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。

    半导体器件以及用于制造半导体器件的方法

    公开(公告)号:CN107958936B

    公开(公告)日:2022-03-08

    申请号:CN201710119656.9

    申请日:2017-03-02

    Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。一种半导体器件包括n+型碳化硅基板、n‑型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

    半导体器件
    18.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113871452A

    公开(公告)日:2021-12-31

    申请号:CN202111138971.9

    申请日:2016-11-22

    Abstract: 本发明公开了半导体器件。一种半导体器件,包含:n‑型层,布置在n+型碳化硅衬底的第一表面上;第一沟槽和第二沟槽,形成在n‑型层中并且彼此分离;n+型区,布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n‑型层上;栅极绝缘层,布置在第一沟槽内;源极绝缘层,布置在第二沟槽内;栅极,布置在栅极绝缘层上;氧化层,布置在栅极上;源极,布置在氧化层、n+型区、及源极绝缘层上;以及漏极,布置在n+型碳化硅衬底的第二表面上。

Patent Agency Ranking