-
公开(公告)号：CN104465339A
公开(公告)日：2015-03-25
申请号：CN201310757104.2
申请日：2013-12-27
Applicant: 现代自动车株式会社
IPC: H01L21/04
CPC classification number: H01L29/66666 , H01L21/02104 , H01L21/0475 , H01L29/1608 , H01L29/41766 , H01L29/66068 , H01L29/7813
Abstract: 本发明提供一种半导体器件的制造方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p-型外延层、以及n+区域；在n+区域形成缓冲层；在缓冲层的一部分上形成光敏薄膜图案；利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案，缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分；在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层；去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分；利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽，其中沟槽穿过n+区域和p-型外延层，形成在n-型外延层上。
-
公开(公告)号：CN103681883A
公开(公告)日：2014-03-26
申请号：CN201210570518.X
申请日：2012-12-25
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L21/329
CPC classification number: H01L29/1608 , H01L29/0623 , H01L29/6606 , H01L29/66068 , H01L29/872
Abstract: 本发明涉及肖特基垫垒二极管及其制造方法。一种肖特基势垒二极管，可以包括配置在n+型碳化硅衬底的第一表面上的第一n-型外延层，配置在第一n-型外延层中的第一p+区，配置在第一n-型外延层和第一p+区上的第二n型外延层，配置在第二n型外延层中的第二p+区，配置在第二n型外延层和第二p+区上的肖特基电极，以及配置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一p+区和第二p+区可以彼此接触。
-
公开(公告)号：CN103137661A
公开(公告)日：2013-06-05
申请号：CN201210120057.6
申请日：2012-03-12
Applicant: 现代自动车株式会社
CPC classification number: H01L29/0657 , H01L29/0634 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7825
Abstract: 本发明公开的是配置为将集中到栅氧化膜的电场减小并将在器件进行向前动作时所产生的导通电阻降低的LDMOS器件及其制造方法。更具体地，当将n-漂移区形成在P-型基底上时，通过外延工艺将p-基体形成在n-漂移区上，然后将该p-基体区域部分蚀刻，以形成为多个p-外延层，使得当器件执行用于阻断反向电压的动作时，在包括n-漂移区与p-基体之间的接合面的p-外延层与n-漂移区的接合面之间形成耗尽层。
-
公开(公告)号：CN117878084A
公开(公告)日：2024-04-12
申请号：CN202310647020.7
申请日：2023-06-02
IPC: H01L23/495 , H01L23/367 , H01L21/60
Abstract: 本发明涉及功率模块及其制造方法。功率模块包括半导体芯片、绝缘电路板和引线框架，所述绝缘电路板包括绝缘层和布置在绝缘层的第一表面上的第一金属层，所述引线框架布置在半导体芯片和绝缘电路板之间。
-
公开(公告)号：CN104752505B
公开(公告)日：2019-04-23
申请号：CN201410415577.9
申请日：2014-08-21
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种半导体器件，包括：布置在包括载流区和位于载流区两侧的终端区的n+型碳化硅衬底的第一表面上的第一n‑型外延层；布置在第一n‑型外延层上的p型外延层；布置在p型外延层上的第二n‑型外延层；布置在载流区中的第一沟槽；布置在各个终端区中的第二沟槽；布置在第一沟槽中的栅极绝缘层；布置在栅极绝缘层上的栅电极；以及布置在第二沟槽中的终端绝缘层，其中终端绝缘层的一侧接触p型外延层和第二n‑型外延层。
-
Patent Agency Ranking
公开(公告)号：CN104465793B
公开(公告)日：2019-03-01
申请号：CN201310757126.9
申请日：2013-12-27
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L21/329
Abstract: 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括：设置在n+型碳化硅衬底的第一表面上的n‑型外延层；和设置在上述n‑型外延层内的多个p+区域。n+型外延层设置在上述n‑型外延层上，肖特基电极设置在上述n+型外延层上，欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n‑型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n‑型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。
-
公开(公告)号：CN103915497B
公开(公告)日：2018-05-22
申请号：CN201310593999.0
申请日：2013-11-21
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L29/66666 , H01L29/0688 , H01L29/1608 , H01L29/41766 , H01L29/42312 , H01L29/42316 , H01L29/4232 , H01L29/4236 , H01L29/66068 , H01L29/66734 , H01L29/66787 , H01L29/66795 , H01L29/7802 , H01L29/7813 , H01L29/7834
Abstract: 本发明涉及一种包括碳化硅(SiC)的半导体器件及其制造方法。本发明利用沟槽栅极来增加碳化硅MOSFET中的沟道的宽度。与传统技术相比，根据本发明的示例实施例，可以通过在沟槽的两侧上形成多个延伸到p型外延层的突起来增加沟道的宽度。
-
公开(公告)号：CN103137661B
公开(公告)日：2017-08-18
申请号：CN201210120057.6
申请日：2012-03-12
Applicant: 现代自动车株式会社
CPC classification number: H01L29/0657 , H01L29/0634 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7825
Abstract: 本发明公开的是配置为将集中到栅氧化膜的电场减小并将在器件进行向前动作时所产生的导通电阻降低的LDMOS器件及其制造方法。更具体地，当将n‑漂移区形成在P‑型基底上时，通过外延工艺将p‑基体形成在n‑漂移区上，然后将该p‑基体区域部分蚀刻，以形成为多个p‑外延层，使得当器件执行用于阻断反向电压的动作时，在包括n‑漂移区与p‑基体之间的接合面的p‑外延层与n‑漂移区的接合面之间形成耗尽层。
-
公开(公告)号：CN105702731A
公开(公告)日：2016-06-22
申请号：CN201510711838.6
申请日：2015-10-28
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/417 , H01L29/10 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/1608 , H01L29/66068 , H01L29/66719 , H01L29/7827 , H01L29/1033 , H01L29/41741 , H01L29/66484 , H01L29/66666
Abstract: 本发明概念涉及半导体器件，且更具体地，涉及能够通过减少阻抗来提高电流量的半导体器件，以及制造所述半导体器件的方法。半导体器件包括置于n+型碳化硅衬底的第一表面上的n-型外延层；置于所述n-型外延层上的n+型区；置于所述n-型外延层和所述n+型区中的第一沟槽和第二沟槽；分别置于所述第一沟槽和第二沟槽内部的第一栅极绝缘层和第二栅极绝缘层；分别置于所述第一栅极绝缘层和第二栅极绝缘层上的第一栅极和第二栅极；置于所述第一沟槽和第二沟槽中一者的两侧的p-型区；置于所述第一栅极和第二栅极上的氧化膜；置于所述n+型区和所述氧化膜上的源极；以及置于所述n+型碳化硅衬底的第二表面上的漏极，其中在所述第一沟槽的两侧上设置有第一沟道，并且在所述第二沟槽的两侧上设置有第二沟道。
-
公开(公告)号：CN104752522A
公开(公告)日：2015-07-01
申请号：CN201410484433.9
申请日：2014-09-19
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L21/329
CPC classification number: H01L29/872 , H01L21/046 , H01L21/0495 , H01L29/0623 , H01L29/1608 , H01L29/6606
Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括：n-型外延层，布置在n+型碳化硅基板的第一表面上；第一p+区，布置在n-型外延层上；n型外延层，布置在n-型外延层和第一p+区上；第二p+区，布置在n型外延层上，并且与第一p+区相接触；肖特基电极，布置在n型外延层和第二p+区上；以及欧姆电极，布置在n+碳化硅基板的第二表面上，其中第一p+区具有栅格形状，其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部，垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部，并且第二部和第三部被定形为类杆状。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.045 seconds)
