-
公开(公告)号：CN103208531A
公开(公告)日：2013-07-17
申请号：CN201310117505.1
申请日：2013-04-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/861 , H01L29/36 , H01L21/329
Abstract: 本发明提供了一种快恢复二极管FRD芯片及其制作方法，所述FRD芯片包括芯片终端保护区，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。该P型掺杂区在FRD正向导通时，对FRD终端保护区内的N-基区实现电子的零注入，大大减小了FRD终端保护区内的N-基区内的载流子浓度，在FRD关断时，整个N-基区内的载流子抽取速度将会加快，即关断时间得到减小，从而降低了关断损耗。
-
公开(公告)号：CN102082524B
公开(公告)日：2013-06-12
申请号：CN201110053781.7
申请日：2011-03-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H02M7/48 , H02M7/5387
Abstract: 本发明涉及一种智能功率装置，包括封装成一体的功率半导体芯片、驱动电路、控制电路和电流传感器，该功率半导体芯片通过若干数量的IGBT芯片及FRD芯片按比例反并联连接而成四个桥臂结构；驱动电路与功率半导体芯片的栅极、集电极和发射极相连；控制电路与驱动电路连接，以控制功率半导体芯片的开通与关断；电流传感器获取检测功率半导体芯片的输出电流，将输出电流值发送到控制电路，控制电路依据输出电流值控制功率半导体芯片的功率输出。本发明集成多个功能元件，集成度较高，可节约设备空间。
-
公开(公告)号：CN102881679A
公开(公告)日：2013-01-16
申请号：CN201210355878.8
申请日：2012-09-24
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L23/544 , H01L29/739 , H01L27/082
Abstract: 一种集成了温度和电流传感功能的IGBT芯片，它包括芯片，芯片的边缘为IGBT终端保护区，芯片的中间部分包括了IGBT元胞区、电流传感区和温度传感区；芯片正面上设有IGBT芯片栅极、IGBT芯片发射极、电流传感器负极、温度传感器正极和温度传感器负极，上述各电极之间通过对芯片表面金属化层刻蚀而间隔开来；IGBT芯片栅极和IGBT芯片发射极位于IGBT元胞区内，电流传感器负极位于电流传感区内，温度传感器正极和温度传感器负极位于温度传感区内，芯片背面上设有IGBT芯片集电极、电流传感区的电流传感器正极且两者同为一个电极。本发明具有结构更加简单紧凑、能够精准地监控和获取芯片工作时的温度和电流信息、以实现对模块内部芯片更好的保护、扩大其适用范围等优点。
-
公开(公告)号：CN102881589A
公开(公告)日：2013-01-16
申请号：CN201210355762.4
申请日：2012-09-24
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/331 , H01L21/58 , H01L29/739 , H01L23/495
Abstract: 一种压接式IGBT模块的制作方法及压接式IGBT模块，该方法的步骤为：①将底部钼片放置在一烧结基座中，将辅助夹具和多个功率半导体芯片放置于底部钼片上；②通过烧结将功率半导体芯片固定在底部钼片上，再将辅助夹具及烧结基座取掉；③安装PCB；④利用PCB作为上部钼片的定位工具将多个上部钼片固定；⑤进行管壳的压接。该模块包括底部钼片、功率半导体芯片、PCB和上部钼片，底部钼片为功率半导体芯片提供电流和散热通路，功率半导体芯片通过烧结固定于底部钼片上，PCB位于功率半导体芯片的上方并通过定位与底部钼片连接，上部钼片通过PCB定位固定。本发明具有整体结构更加简单紧凑、制作和装配更加简便、连接的可靠性更好、散热性能更好等优点。
-
公开(公告)号：CN102244066A
公开(公告)日：2011-11-16
申请号：CN201110224016.7
申请日：2011-08-05
Applicant: 株洲南车时代电气股份有限公司
CPC classification number: H01L2224/45124 , H01L2224/45147 , H01L2224/48091 , H01L2224/73265 , H01L2924/01047 , H01L2924/1305 , H01L2924/13055 , H01L2924/30107 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种功率半导体模块，所述功率半导体模块从下至上依次包括金属板、功率半导体芯片和电极引出片；所述金属板用于承载功率半导体芯片，并为功率半导体芯片提供电流通路；所述电极引出片为复合母排或多层印制电路板，电极引出片上设有连接端子，用于与功率半导体芯片连接以实现功率半导体芯片的互连。本发明提供的功率半导体模块，为压接式封装结构，芯片直接设置于金属板上，然后通过电极引出片直接压在功率半导体芯片表面，实现芯片间互连，简化封装工艺，同时模块的可靠性得到保证。
-
Patent Agency Ranking
公开(公告)号：CN106684134B
公开(公告)日：2019-12-27
申请号：CN201510761407.0
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/423
Abstract: 本发明公开了一种功率半导体器件及其制作方法，功率半导体器件包括：P‑基区、N‑衬底、N阱、多晶硅栅、N+源极区、P+欧姆接触区、发射极金属电极和栅氧化层，功率半导体器件采用沟槽栅结构。沟槽栅结构的沟槽具有第一深度和第二深度，第一深度为第一次沟槽刻蚀并进行N阱注入的深度，第一深度大于或等于P‑基区的结深，第一深度小于N阱的深度，第二深度为沟槽的深度。本发明能够克服现有沟槽栅功率半导体器件的N阱(载流子存储层)通过扩散工艺来实现掺杂，无法实现较高的掺杂浓度的技术问题。
-
公开(公告)号：CN104764988B
公开(公告)日：2018-01-09
申请号：CN201510148246.8
申请日：2015-03-31
Applicant: 株洲南车时代电气股份有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种功率器件的失效测试电路和失效测试方法，该失效测试电路包括：第一开关，其与被测器件串联，并与被测器件共同构成第一导电支路；第二开关，其与第一导电支路并联；控制器，其与第一开关和第二开关连接，用于根据检测到的被测器件的状态信号闭合第一开关并断开第二开关，或断开第一开关并闭合第二开关。当被测功率器件失效时，该测试电路和方法能够及时地开启旁路以对电流进行疏导，从而避免被测器件在失效之后进一步遭受大电流的冲击。
-
公开(公告)号：CN106684133A
公开(公告)日：2017-05-17
申请号：CN201510760586.6
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种绝缘栅双极型晶体管构造方法，所述方法包括以下步骤：采用P型扩散工艺在所述衬底上构造P型扩散区，使得所述P型扩散区的结深大于/等于所述晶体管的沟槽的深度；制作沟槽栅结构；制作N+源极区；刻蚀发射极金属接触窗口；利用高能离子注入使得特定深度的所述P型扩散区反型从而在所述P型扩散区内部构造N阱层，所述N阱层将所述P型扩散区分成上下两个相互隔离的部分，其中，上部分为P-基区，下部分为P阱层；执行后续工艺完成所述晶体管的构造。与现有技术相比，本发明的方法大大简化了工艺流程，从而降低了总体工艺成本以及工艺难度。同时，本发明的方法各个步骤均可以采用现有工艺技术完成，不需要增加新的工艺设备。
-
公开(公告)号：CN103337515B
公开(公告)日：2015-09-23
申请号：CN201310259611.3
申请日：2013-06-26
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/423
Abstract: 本发明提供了一种功率半导体芯片栅极区，所述栅极区包括位于芯片元胞区内的主栅极区、包围所述主栅极区的第一栅极条，位于所述主栅极区和所述第一栅极条之间的栅电阻区，其中，所述栅电阻内设置有至少两个并联的子电阻，所述子电阻的一端与所述主栅极区连接，所述子电阻的另一端与所述第一栅极条连接。该栅极区结构避免了因一个栅电阻损坏，整个芯片不能正常工作或者损坏的风险。而且采用多个电阻并联的结构可以极大地降低由于栅电阻的误差所带来的电阻阻值巨大变化，保证了芯片间的开关速度的均匀性及芯片间的均流特性。
-
公开(公告)号：CN103208531B
公开(公告)日：2015-07-15
申请号：CN201310117505.1
申请日：2013-04-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/861 , H01L29/36 , H01L21/329
Abstract: 本发明提供了一种快恢复二极管FRD芯片及其制作方法，所述FRD芯片包括芯片终端保护区，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。该P型掺杂区在FRD正向导通时，对FRD终端保护区内的N-基区实现电子的零注入，大大减小了FRD终端保护区内的N-基区内的载流子浓度，在FRD关断时，整个N-基区内的载流子抽取速度将会加快，即关断时间得到减小，从而降低了关断损耗。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.029 seconds)
