-
公开(公告)号：CN117296158A
公开(公告)日：2023-12-26
申请号：CN202280034057.6
申请日：2022-03-24
Applicant: 株式会社电装
IPC: H01L29/78
Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧，在第1深层(14)及第1电流分散层(13)与基极区域(18)之间，具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外，具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且，第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b)，顶端部的宽度为内侧部的宽度以上。
-
公开(公告)号：CN106463491B
公开(公告)日：2019-04-05
申请号：CN201580029109.0
申请日：2015-05-21
Applicant: 株式会社电装
IPC: H01L23/48
Abstract: 半导体装置具备：半导体芯片(12)，使用碳化硅形成，在第1面(12a)及与该第1面相反的第2面具有电极；端子(14)，配置在第1面侧，经由接合部件而与第1面侧的电极连接；热沉(22)，配置在第2面侧，经由接合部件而与第2面侧的电极连接。设第1面(12a)为(0001)面，设半导体芯片的厚度方向为[0001]方向。并且，呈平面正方形的半导体芯片(12)的端部与呈平面长方形的端子(14)的端部之间的距离中的[1－100]方向上的最短距离(L1)比[11－20]方向上的最短距离(L2)短。由此，能够在抑制散热性的下降的同时、提高半导体芯片对热应力的耐受力。
-
公开(公告)号：CN104969348A
公开(公告)日：2015-10-07
申请号：CN201380071969.1
申请日：2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间，从基极区域(3)的表面形成至比所述基极区域更深，分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧，在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号：CN102386100A
公开(公告)日：2012-03-21
申请号：CN201110259637.9
申请日：2011-08-30
IPC: H01L21/336 , H01L21/283
CPC classification number: H01L29/7813 , H01L21/30604 , H01L21/3065 , H01L29/1608 , H01L29/4236 , H01L29/66068
Abstract: 一种制造半导体器件的方法，包括：在衬底(1)上形成漂移层(2)；在漂移层(2)上形成基极层(3)；形成沟槽(6)以穿透所述基极层(3)，并到达所述漂移层(2)；修圆沟槽(6)的肩部角落和底部角落；利用有机膜(21)覆盖所述沟槽(6)的内壁；向基极层(3)的表面部分注入杂质；通过激活所注入的杂质来形成源极区(4)；以及在形成所述源极区(4)之后去除所述有机膜(21)。衬底(1)、漂移层(2)、基极层(3)和源极区(4)由碳化硅制成，在沟槽(6)被有机膜(21)覆盖的情况下执行杂质的注入和激活。
-
-
-
Search Results
14
records
(took 0.023 seconds)
