功率放大电路
    11.
    发明公开

    公开(公告)号:CN112825473A

    公开(公告)日:2021-05-21

    申请号:CN202011281812.X

    申请日:2020-11-16

    Abstract: 实现低失真并且电路的规模不变得过大就能够确保充分的增益的功率放大电路。功率放大电路(1)包括:输入级功率放大器(11),被输入高频输入信号;输出级功率放大器(12),输出放大后的高频输出信号;和中间级功率放大器(1M),设置在输入级功率放大器(11)与输出级功率放大器(12)之间。中间级功率放大器(1M)具有:第1晶体管(Q1M);第2晶体管(Q2M);和电容器(C30),一端与第1晶体管(Q1M)的发射极连接,并且另一端与第2晶体管(Q2M)的集电极连接,在第2晶体管(Q2M)的基极输入信号,并从第1晶体管(Q1M)的集电极输出被放大的信号。

    功率放大模块
    12.
    发明授权

    公开(公告)号:CN107666292B

    公开(公告)日:2021-01-26

    申请号:CN201710260731.3

    申请日:2017-04-20

    Inventor: 柳原真悟

    Abstract: 本发明提供一种既能降低成本又能高精度地实施阻抗匹配的功率放大模块。功率放大模块包括:对输入信号进行放大并输出第一放大信号的第一放大器;对第一放大信号进行放大并输出第二放大信号的第二放大器;以及设置在第一放大器的输出端子与第二放大器的输入端子之间的匹配电路,第一放大器形成在第一芯片上,第二放大器形成在第二芯片上,匹配电路能够根据控制信号来调整阻抗的变换特性。

    半导体装置
    13.
    发明公开

    公开(公告)号:CN112216676A

    公开(公告)日:2021-01-12

    申请号:CN202010654125.1

    申请日:2020-07-08

    Abstract: 本发明提供一种对于频率变动不易产生阻抗匹配状态的偏离的半导体装置。在基板设置有接地用焊盘。在基板的表面上的第1方向上并列地配置有发射极接地的多个晶体管。在基板设置有连接多个晶体管的基极的输入布线。至少两个并联电感器的一端与输入布线连接,另一端与接地用焊盘连接。关于第1方向,两个并联电感器以配置了多个晶体管的区域的中心为基准,配置在相互相反侧。

    功率放大模块
    14.
    发明公开

    公开(公告)号:CN107666292A

    公开(公告)日:2018-02-06

    申请号:CN201710260731.3

    申请日:2017-04-20

    Inventor: 柳原真悟

    Abstract: 本发明提供一种既能降低成本又能高精度地实施阻抗匹配的功率放大模块。功率放大模块包括:对输入信号进行放大并输出第一放大信号的第一放大器;对第一放大信号进行放大并输出第二放大信号的第二放大器;以及设置在第一放大器的输出端子与第二放大器的输入端子之间的匹配电路,第一放大器形成在第一芯片上,第二放大器形成在第二芯片上,匹配电路能够根据控制信号来调整阻抗的变换特性。

    功率放大装置
    15.
    实用新型

    公开(公告)号:CN215300587U

    公开(公告)日:2021-12-24

    申请号:CN202120826610.2

    申请日:2021-04-21

    Abstract: 提供一种功率放大装置,能够实现良好的散热性并实现特性的提高。功率放大装置具有:半导体基板;多个第一晶体管,其设置于半导体基板,被输入高频信号;多个第二晶体管,其设置于半导体基板,与多个第一晶体管分别电连接,输出将高频信号放大后的高频输出信号;多个第一突起,其与多个第一晶体管分别重叠设置;以及第二突起,其与多个第一突起分开设置,且与多个第一晶体管及多个第二晶体管不重叠地设置,在从与半导体基板的表面垂直的方向的俯视下,按照第一晶体管及第一突起、第二晶体管、第二突起、第二晶体管、第一晶体管及第一突起的顺序排列。

    电路模块
    16.
    实用新型

    公开(公告)号:CN204441433U

    公开(公告)日:2015-07-01

    申请号:CN201390000730.0

    申请日:2013-06-28

    CPC classification number: H03H7/38 H01P1/36 H01P1/387 H03H2007/386 H04B1/0053

    Abstract: 本实用新型提供一种能通过简化匹配单元的结构来实现高效化并能通过将不可逆电路靠近配置来实现小型化的电路模块。将各隔离器配置成各永磁体的直流磁场彼此加强,因此,各不可逆电路(3a、3b)(限制单元(3))的输入阻抗降低。因此,放大单元(2)的输出阻抗与显示单元(3)的输入阻抗的阻抗变换比相对变小。因此,能简化设置在放大单元(2)与限制单元(3)之间的匹配单元(4)的结构从而降低匹配单元(4)的插入损耗,因此能实现电路模块(1)的高效化。此外,由于能以各永磁体的直流磁场彼此加强的方式将不可逆电路(3a、3b)靠近配置,因此提高了电路模块(1)的设计自由度,能实现电路模块(1)的小型化。

Patent Agency Ranking