-
公开(公告)号：CN102918600B
公开(公告)日：2014-11-19
申请号：CN201280001064.2
申请日：2012-05-30
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/72
Abstract: 本发明的电阻变化型非易失性存储装置（100）具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元（10），多个存储单元（10）分别包括电阻变化元件（1）以及与电阻变化元件（1）串联连接的电流控制元件（2），电阻变化型非易失性存储装置（100）具备写入电路（105）、行选择电路（103）及列选择电路（104），写入电路（105）按以下顺序依次选择块（120），并对所选择的块（120）中包含的多个存储单元（10）进行初始击穿，该顺序为：从配置在与行选择电路（103）及列选择电路（104）中的一方电路远的位置上的块（120）向配置在与上述一方电路近的位置上的块（120）的顺序。
-
公开(公告)号：CN101548335B
公开(公告)日：2012-07-11
申请号：CN200880000864.6
申请日：2008-07-29
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/003 , G11C11/56 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C2013/0076 , G11C2211/5623 , G11C2213/15 , G11C2213/74 , G11C2213/79 , G11C2216/22
Abstract: 本发明提供非易失性存储装置，其包括：包含多个具有电阻值由于施加电脉冲而变化的特性的非易失性存储元件的多个存储器单元阵列(136、146)；和用于在相对于上述多个存储器单元阵列写入数据时，相对于某存储器单元阵列进行写入，与此同时，相对于其它存储器单元阵列进行读出的控制部(102、104、108、110、114、128、130、152)。
-
公开(公告)号：CN102099863A
公开(公告)日：2011-06-15
申请号：CN201080001956.3
申请日：2010-06-08
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
Abstract: 提供一种能够使电阻变化元件的动作窗口最大化的电阻变化元件的适当的写入方法。该写入方法是对根据被施加的电压脉冲的极性而可逆地转变为高电阻状态和低电阻状态的电阻变化型非易失性存储元件的写入方法，包括准备步骤(S50)和写入步骤(S51、S51a、S51b)；在准备步骤(S50)中，通过一边对电阻变化元件施加电压逐渐变大的电压脉冲一边测量电阻变化元件的电阻值，决定高电阻化开始的第1电压V1以及电阻值为最大的第2电压V2；在高电阻化步骤(S51a)中，通过对电阻变化元件施加具有第1电压V1以上且第2电压V2以下的电压Vp的电压脉冲，使电阻变化元件从低电阻状态(S52)转变为高电阻状态(S53)。
-
公开(公告)号：CN100401427C
公开(公告)日：2008-07-09
申请号：CN200510060072.6
申请日：2005-03-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C8/08 , G11C16/10 , G11C16/30 , G11C16/3454 , G11C16/3459
Abstract: 构成电压变换开关电路(17)的多个开关供给有多种电压，且被设置成与多个行解码器(2)相对应，以便于每一开关可以分别选择该多种电压中的任意一种并将其输出到相应的行解码器(2)。电压升压电路(7，8)通过升压电源电压来产生该多种电压。调整器电路(9)降低由电压升压电路(7，8)产生的多种电压中的至少一种以稳定电压值，并将最终的电压输出到每一开关。每一行解码器(2)通过利用从相应的开关输出的电压来选择存储单元。因此，能够减少编程/程序校验操作所需的时间同时减小功耗。
-
公开(公告)号：CN102099863B
公开(公告)日：2014-04-02
申请号：CN201080001956.3
申请日：2010-06-08
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
Abstract: 提供一种能够使电阻变化元件的动作窗口最大化的电阻变化元件的适当的写入方法。该写入方法是对根据被施加的电压脉冲的极性而可逆地转变为高电阻状态和低电阻状态的电阻变化型非易失性存储元件的写入方法，包括准备步骤(S50)和写入步骤(S51、S51a、S51b)；在准备步骤(S50)中，通过一边对电阻变化元件施加电压逐渐变大的电压脉冲一边测量电阻变化元件的电阻值，决定高电阻化开始的第1电压V1以及电阻值为最大的第2电压V2；在高电阻化步骤(S51a)中，通过对电阻变化元件施加具有第1电压V1以上且第2电压V2以下的电压Vp的电压脉冲，使电阻变化元件从低电阻状态(S52)转变为高电阻状态(S53)。
-
Patent Agency Ranking
公开(公告)号：CN102077296B
公开(公告)日：2014-04-02
申请号：CN201080001897.X
申请日：2010-06-04
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/79 , H01L27/101 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 提供可以使电阻变化元件的动作窗口最大化的电阻变化元件最适合的成形方法。该成形方法用来使电阻变化元件(100)进行初始化，包含：判断步骤(S35)，判断电阻变化元件(100)的电阻值是否比高电阻状态时小；施加步骤(S36)，在判断为不小时(S35中的“否”)，施加不超过下述电压的电压脉冲(S36)，该电压是在成形电压中加上成形余量而得到的；判断步骤(S35)和施加步骤(S36)对于存储器阵列(202)中的全部存储器单元进行重复(S34～S37)。
-
公开(公告)号：CN101627438B
公开(公告)日：2013-10-09
申请号：CN200880007464.8
申请日：2008-10-28
Applicant: 松下电器产业株式会社
Abstract: 本发明提供非易失性存储装置以及非易失性数据记录介质。在以往的ReRAM结构中，存在电阻值的保持时间短的问题，但若为了改善此保持特性而进行二阶段写入，则存在写入速度变慢的问题。本发明的非易失性存储装置，具备实行第一写入的第一写入电路和实行第二写入的第二写入电路。第一写入通过向非易失性存储元件施加第一电脉冲，非易失性存储元件的电阻值由第一电阻值变化到第二电阻值；通过施加与第一电脉冲相反极性的第二电脉冲，从第二电阻值变化到第一电阻值；通过向非易失性存储元件施加第三的电脉冲，非易失性存储元件的电阻值由第三电阻值变化到第四电阻值，通过施加与第三电脉冲同极性的第四电脉冲，从第四电阻值变化到第五电阻值。
-
公开(公告)号：CN102667947A
公开(公告)日：2012-09-12
申请号：CN201180004630.0
申请日：2011-09-28
Applicant: 松下电器产业株式会社
IPC: G11C13/00 , H01L27/10 , H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , G11C13/0007 , G11C13/0064 , G11C13/0069 , G11C2013/0073 , G11C2013/0083 , G11C2213/32 , G11C2213/72 , G11C2213/79 , H01L27/2409 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 在具有第1电极、第2电极、以及由所述第1电极和所述第2电极夹着的过渡金属氧化物层的电阻变化型非易失性存储元件处于初始状态时，在第1电极与第2电极之间施加第1形成用电压，直到发生变化为在高电阻状态与低电阻状态之间能够可逆地转变的第1动作可能状态的第1形成为止，在所述第1电极与所述第2电极之间施加第2形成用电压，直到发生变化为能够转变为与在第1形成后的所述第1动作可能状态的低电阻状态的电阻值相比电阻值更低的低电阻状态的第2动作可能状态的第2形成为止，从而进行电阻变化型非易失性存储元件的形成。
-
公开(公告)号：CN101933096A
公开(公告)日：2010-12-29
申请号：CN200980103512.8
申请日：2009-10-16
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2013/009 , G11C2213/32 , G11C2213/56 , G11C2213/79
Abstract: 提供不使构成各存储单元的选择晶体管的尺寸变大，而能够实现稳定的动作的非易失性存储装置。该非易失性存储装置(200)具备：半导体基板(301)，具有第一导电型的P型阱(301a)；存储单元阵列(202)，具备多个由在半导体基板(301)上形成的电阻变化元件(R11)和晶体管(N11)串联连接而构成的存储单元(M11)等；以及基板偏置电路(220)，在对构成被选择的存储单元(M11)等的电阻变化元件(R11)施加写入用的电压脉冲时，对P型阱(301a)施加偏置电压(VB)，以使其相对于晶体管(N11)的源极及漏极成为顺向。
-
公开(公告)号：CN101627438A
公开(公告)日：2010-01-13
申请号：CN200880007464.8
申请日：2008-10-28
Applicant: 松下电器产业株式会社
Abstract: 本发明的非易失性存储装置以及非易失性数据记录介质是一种具有通过施加电脉冲而电阻变化的非易失性存储元件的非易失性存储装置，其具备实行第一写入的第一写入电路(106)和实行第二写入的第二写入电路(108)。其中，第一写入通过向非易失性存储元件施加第一电脉冲，非易失性存储元件的电阻值由第一电阻值变化到第二电阻值；通过施加与第一电脉冲相反极性的第二电脉冲，从第二电阻值变化到第一电阻值；通过向非易失性存储元件施加第三的电脉冲，非易失性存储元件的电阻值由第三电阻值变化到第四电阻值，通过施加与第三电脉冲同极性的第四电脉冲，从第四电阻值变化到第五电阻值。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.034 seconds)
