公开(公告)号：CN106411914A

公开(公告)日：2017-02-15

申请号：CN201610916015.1

申请日：2016-10-20

Applicant: 杭州电子科技大学

Inventor： 郑晨阳 ,  许方敏 ,  陈宇杨 ,  李俊杰

IPC: H04L29/06 ,  H04W84/18

Abstract: 本发明公开了一种记忆分布式最小二乘方法。本发明包括如下步骤：步骤1：初始化：对于任意一个节点l，其网络中待估计参数ω的初始估计值ωl,0为0。步骤2：在时刻i，网络中每个节点l获取测量信息{xl,j,yl,j}；步骤3：在时刻i，每个节点l计算从时刻i-i0+1到时刻i的互相关函数之和αl,i与自相关函数之和βl,i；步骤4：每个节点将其在步骤3中的计算结果传输到邻近节点，任意节点k根据如下公式得到未知待估参数ω的预估计，记为 ：步骤5：每个节点k将步骤4中其邻近节点的预估计值结合起来获得估计结果ωk,i。本发明充分利用了各个节点的历史测量信息，使得估计值更接近于真实值，收敛速度更快，均方误差更小。

公开(公告)号：CN103354207B

公开(公告)日：2015-08-19

申请号：CN201310293465.6

申请日：2013-07-11

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  余育新 ,  洪玲伟 ,  孟晓 ,  李俊杰 ,  朱仁根 ,  章红芳

IPC: H01L21/336

Abstract: 本发明涉及一种抗ESD集成SOI LDMOS器件单元的制作方法。现有方法制作的成SOI LDMOS器件系统重量大、成本高，且可靠性低。本发明采用五次氧化，九次光刻制作出具有集成抗ESD结构和功能的SOI LDMOS器件单元。本发明在芯片面积成本稍有增加条件下使集成功率与射频SOI LDMOS器件具有优良的集成抗ESD自我保护功能，显著改善SOI LDMOS器件的自我抗ESD保护性能，减小采用该器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。

公开(公告)号：CN103762241A

公开(公告)日：2014-04-30

申请号：CN201410005377.6

申请日：2014-01-02

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  李俊杰 ,  孟晓 ,  余育新 ,  宁祥 ,  陈紫菱 ,  王彬

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/4232 ,  H01L29/4236

Abstract: 本发明涉及一种梳状栅纵向沟道SOI？LDMOS单元。常规SOI？LDMOS导通沟道宽度小，通态电流小，通态线性电阻大，输出电流能力弱。本发明包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、横向梳状纵向栅、横向梳状纵向栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本发明由于将集成纵向沟道SOI？LDMOS的栅改进为横向梳状纵向栅结构，增加了器件导通态的比沟道宽度，一方面减小了器件沟道电阻，增大了通态电子流注入，凭借电导调制效应减小漂移区通态电阻，从而降低通态压降和功耗；另一方面则提高了器件的输出电流能力。

公开(公告)号：CN111130117B

公开(公告)日：2021-02-19

申请号：CN202010015439.7

申请日：2020-01-07

Applicant: 杭州电子科技大学

Inventor： 罗平 ,  李俊杰 ,  董雨轩 ,  高慧敏 ,  郑凌蔚

IPC: H02J3/06 ,  G06Q50/06 ,  G06K9/62 ,  G06N3/12 ,  G06F17/15

Abstract: 本发明公开了一种基于高维数据聚类的概率最优潮流计算方法。针对传统的概率最优潮流计算在解决电力系统中风电出力、光伏出力和负荷等高维随机数据时表现出计算缓慢与精确性低的问题，本发明提出一种基于高维数据聚类的概率最优潮流计算方法，利用主成分分析的思想和Rank‑order距离的谱聚类算法提取概率最优潮流问题随机变量中最具代表特征数据集，然后采用人工蜂群算法结合所得数据集对概率最优潮流问题进行求解。从而将臃肿的数据集转为精炼且高价值的小量数据集，在确保概率最优潮流计算结果准确性的基础上提升了计算效率。

公开(公告)号：CN203707141U

公开(公告)日：2014-07-09

申请号：CN201420006480.8

申请日：2014-01-02

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  李俊杰 ,  孟晓 ,  余育新 ,  宁祥 ,  陈紫菱

IPC: H01L29/78 ,  H01L29/423

Abstract: 本实用新型涉及一种集成梳状栅纵向沟道SOILDMOS单元。常规SOILDMOS导通沟道宽度小，通态电流小，通态线性电阻大，输出电流能力弱。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、横向梳状纵向栅、横向梳状纵向栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型由于将集成纵向沟道SOILDMOS的栅改进为横向梳状纵向栅结构，增加了器件导通态的比沟道宽度，一方面减小了器件沟道电阻，增大了通态电子流注入，凭借电导调制效应减小漂移区通态电阻，从而降低通态压降和功耗；另一方面则提高了器件的输出电流能力。