-
公开(公告)号：CN110417405B
公开(公告)日：2024-09-06
申请号：CN201910242357.3
申请日：2019-03-28
申请人： 意法半导体国际有限公司
摘要： 一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器(PFD)。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括：积分器，该积分器具有接收中间输出的第一输入、第二输入，并且生成粗略VCO控制；将参考电压耦合到第二输入的第一开关；对积分器的输出进行缓冲的缓冲器；以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制，并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。
-
公开(公告)号：CN108075772B
公开(公告)日：2021-09-24
申请号：CN201711066274.0
申请日：2017-11-02
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/093
摘要： 本公开涉及具有去耦积分和比例路径的锁相环。例如，一种示例性电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。
-
公开(公告)号：CN106326177A
公开(公告)日：2017-01-11
申请号：CN201511001596.8
申请日：2015-12-28
申请人： 意法半导体国际有限公司
IPC分类号： G06F13/42
摘要： 本披露涉及源同步链路的时钟通道上的数据。一种源同步数据传输系统包括数据传输装置和数据接收装置。专用数据线将数据信号从该数据传输装置承载至该数据接收装置。专用时钟线将调制时钟信号从该数据传输装置承载至该数据接收装置。该数据传输装置包括时钟数据驱动器，该时钟数据驱动器被配置成用于通过对该调制时钟信号的振幅进行调制来将数据编码到该调制时钟信号中。从而，该源同步数据传输系统的该时钟线承载该时钟信号和附加数据。
-
公开(公告)号：CN110289855B
公开(公告)日：2024-11-19
申请号：CN201910135233.5
申请日：2019-02-22
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/099
-
公开(公告)号：CN111290467B
公开(公告)日：2021-12-10
申请号：CN201911226669.1
申请日：2019-12-04
申请人： 意法半导体国际有限公司
IPC分类号： G05F1/567
摘要： 本公开的实施例涉及工艺补偿的增益提升电压调节器。一种电压调节器包括从参考电压和反馈电压产生误差电压的误差放大器。电压电流转换器将误差电压转换为输出电流，而反馈电阻则根据输出电流生成反馈电压。误差放大器包括：接收反馈电压和参考电压的晶体管差分对；在饱和状态下操作并且在输出节点和偏置节点处耦合至晶体管差分对的第一对晶体管；在线性区域操作并在中间节点对处耦合到第一对晶体管的第二对晶体管。补偿电容器耦合到中间节点对中的一个，以补偿误差放大器的寄生电容。输出节点处的输出是参考电压和反馈电压之间的差的函数。
-
公开(公告)号：CN108664067A
公开(公告)日：2018-10-16
申请号：CN201710258753.6
申请日：2017-04-19
申请人： 意法半导体国际有限公司
IPC分类号： G05F1/56
摘要： 本公开涉及具有高带宽和电源抑制的低泄漏低压差稳压器。例如，一种低压差稳压器，该低压差稳压器在中间节点处产生输出。电阻式分压器耦合在该中间节点与地之间，并且向该低压差稳压器提供反馈信号。晶体管具有耦合至该中间节点的第一导电端子以及耦合至输出节点的第二导电端子。第一阻抗耦合至该输出节点，第一开关选择性地将该第一阻抗耦合至电源节点，第二阻抗耦合至该输出节点，并且第二开关选择性地将该第二阻抗耦合至接地节点。控制电路耦合至该晶体管的控制端子并且耦合至该第一和第二开关的控制端子。该控制电路通过以下方式将电子设备切换至断电模式：关断晶体管，闭合该第一和第二开关，以及关断该低压差稳压器。
-
公开(公告)号：CN109586714B
公开(公告)日：2023-06-27
申请号：CN201710959710.0
申请日：2017-10-16
申请人： 意法半导体国际有限公司
摘要： 本文公开了使用锁相环和锁频环对压控振荡器进行校准以修整其增益。本文中公开了一种校准用于锁相环的压控振荡器(VCO)的方法。该方法包括在激活锁相环之前以及在激活锁频环之前，引起偏置信号生成电路生成具有用于VCO的固定控制电压的控制信号。该方法继续以激活锁频环，并且调节偏置信号生成电路以在锁频环被激活时校准偏置信号生成电路的跨导。然后去激活锁频环，并且激活锁相环。
-
公开(公告)号：CN108664067B
公开(公告)日：2021-06-04
申请号：CN201710258753.6
申请日：2017-04-19
申请人： 意法半导体国际有限公司
IPC分类号： G05F1/56
摘要： 本公开涉及具有高带宽和电源抑制的低泄漏低压差稳压器。例如，一种低压差稳压器，该低压差稳压器在中间节点处产生输出。电阻式分压器耦合在该中间节点与地之间，并且向该低压差稳压器提供反馈信号。晶体管具有耦合至该中间节点的第一导电端子以及耦合至输出节点的第二导电端子。第一阻抗耦合至该输出节点，第一开关选择性地将该第一阻抗耦合至电源节点，第二阻抗耦合至该输出节点，并且第二开关选择性地将该第二阻抗耦合至接地节点。控制电路耦合至该晶体管的控制端子并且耦合至该第一和第二开关的控制端子。该控制电路通过以下方式将电子设备切换至断电模式：关断晶体管，闭合该第一和第二开关，以及关断该低压差稳压器。
-
公开(公告)号：CN111865230A
公开(公告)日：2020-10-30
申请号：CN202010328495.6
申请日：2020-04-23
申请人： 意法半导体国际有限公司
IPC分类号： H03F1/32
摘要： 本公开的实施例涉及用于放大器的跨导增强共源共栅补偿。差分晶体管对接收输入电压。电流镜晶体管和共源共栅晶体管被耦合至差分晶体管对。差分晶体管对被耦合在共源共栅晶体管与从尾部节点汲取第一偏置电流的尾部晶体管之间，第一偏置电流的幅度等于总偏置电流与小于一的常数的乘积。第一电流源晶体管从差分对和共源共栅晶体管之间的节点汲取第二偏置电流，使得第二偏置电流旁路差分晶体管对中的一个晶体管。第二偏置电流的幅度等于总偏置电流与等于一减去常数的值的乘积。输出级被共源共栅晶体管和电流镜晶体管之间的节点处的输出偏置。
-
公开(公告)号：CN111293980A
公开(公告)日：2020-06-16
申请号：CN201911253299.0
申请日：2019-12-09
申请人： 意法半导体国际有限公司
发明人： N·古普塔
摘要： 本申请涉及具有动态选择的振荡输出信号电平移位的频率合成器。由源电压供电的振荡器电路生成振荡输出信号。振荡输出信号被电平移位并被施加到多路复用器的第一输入。多路复用器的第二输入接收振荡输出信号。多路复用器响应于选择信号而选择振荡输出信号和电平移位的振荡输出信号之一以输出作为选定的振荡输出信号。锁定环电路根据选定的振荡输出信号和参考振荡信号来控制振荡输出信号的频率。选择信号还选择振荡器电路的源电压和参考电压之一作为用于生成第一供电电压的电压调节器电路的误差放大器参考电压。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.03 秒)
