半导体装置及其制造方法
    11.
    发明公开

    公开(公告)号:CN101840932A

    公开(公告)日:2010-09-22

    申请号:CN201010135782.1

    申请日:2010-03-12

    Inventor: 疋田智之

    Abstract: 本发明涉及半导体装置及其制造方法,实现一种高耐压MOS晶体管,该晶体管在能够实现泄漏电流的降低的同时,与现有技术相比进一步使元件尺寸缩小。在P型阱(10)上,隔着沟道区域(ch),形成有包含漏极区域(12)和漏极侧漂移区域(7)的N型的第一杂质扩散区域、以及包含源极区域(12)和源极侧漂移区域(8)的N型的第二杂质扩散区域。此外,跨越上述第一杂质扩散区域的一部分上方、上述沟道区域的上方、以及上述第二杂质扩散区域的一部分上方,隔着栅极氧化膜(6)而形成有栅极电极(20)。在栅极电极(20)中,其被掺杂为N型,位于第一和第二杂质扩散区域的上方的部分的电极(20b)的杂质浓度,与位于上述沟道区域的上方的部分的电极(20a)的杂质浓度相比是低浓度。

    半导体器件和制造该半导体器件的方法

    公开(公告)号:CN101351892A

    公开(公告)日:2009-01-21

    申请号:CN200680049666.X

    申请日:2006-11-29

    Abstract: 本发明提供了一种高电压晶体管,该高电压晶体管包括尺寸较小的有源区。一种半导体器件,其包括:形成于半导体衬底中的隔离区;通过隔离区限定的有源区;在半导体衬底上的有源区内形成的栅电极,栅极绝缘体夹在栅电极和半导体衬底之间;提供在栅电极下方的半导体衬底中的沟道区;位于栅电极的两侧上的源极区和漏极区;位于沟道区和源极区或漏极区之间的漂移区,其中源极区和漏极区中的至少一个至少位于隔离区的一部分上并且通过漂移区连接到沟道区。

Patent Agency Ranking