-
公开(公告)号:CN101427298B
公开(公告)日:2013-04-10
申请号:CN200780014014.7
申请日:2007-02-13
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G3/3614 , G09G3/3655 , G09G2310/0248 , G09G2310/0272 , G09G2320/0252 , Y10T307/50
Abstract: 将输出阻抗较小的电压源(V1)通过开关元件(SW1)与电容性负载(C)连接,或者将输出阻抗较大的电压源(V2)通过开关元件(SW2)与电容性负载(C)连接。比较器(2)的输出端子(N)的电位到达基准电位(Vref)之前,使开关元件(SW1)导通,通过电压源(V1)向电容性负载(C)写入电位;若输出端子(N)的电位超过基准电位(Vref),则使开关元件(SW2)导通,通过电压源(V2)向电容性负载(C)写入电位,并达到预定电位。
-
公开(公告)号:CN101443838B
公开(公告)日:2012-11-28
申请号:CN200780017449.7
申请日:2007-03-20
Applicant: 夏普株式会社
Abstract: 本发明以不要外部存储器和运算电路、缩小驱动器的电路面积为课题。本发明是具备多个含有前级电路(BR、BG、BB)和后级电路(CR、CG、CB)的电路块(g),在各电路块中来自前级电路(BR、BG、BB)的信号被传输至后级电路(CR、CG、CB)的显示面板驱动电路,具备可分别连接相邻的2个电路块的块间共有布线(Q),相邻的2个电路块(例如g1、g2)的各自的所述信号通过块间共有布线(例如Q1)被分时传输。
-
公开(公告)号:CN101416231B
公开(公告)日:2012-07-11
申请号:CN200780012319.4
申请日:2007-02-19
Applicant: 夏普株式会社
CPC classification number: G09G3/3685 , G09G2310/0294 , G09G2310/0297 , H01L27/0203
Abstract: 一种显示面板驱动电路,是包含前级电路和后级电路的电路块g在行方向上多个排列、在属于同一电路块的前级电路和后级电路之间进行信号传输的显示面板驱动电路,各电路块中前级电路和后级电路在列方向上排列,同时对每2个电路块设置块间公用布线Q,上述2个电路块中的一个(g1)的上述信号传输和上述2个电路块中的另一个(g2)的上述信号传输,是利用块间公用布线Q1在不同时刻进行。从而,能够不需要外部存储器或运算电路,缩小显示面板驱动电路(驱动器)的电路面积。
-
公开(公告)号:CN101507106B
公开(公告)日:2012-05-02
申请号:CN200780031091.3
申请日:2007-03-27
Applicant: 夏普株式会社
IPC: H03F1/34
Abstract: 本发明在初始设定期间,开关21~23、71导通,信号线SL的电压变得与电源电压VSS相等,反相器11~13的输入电压变得与逻辑阈值电压相等。在写入期间,开关51、61导通,反相器11~13起到作为放大器的功能。末级反相器13由P型Tr14、及电流驱动能力小于P型Tr14的N型Tr15构成。在写入期间最初,由于信号线SL的电压根据通过P型Tr14的电流来变化,因此即使减小N型Tr15的电流驱动能力,信号线SL的电压的变化速度也不变。另一方面,由于减小N型Tr15的电流驱动能力时,反相器13的输出电阻变大,因此放大电路1的频率特性中相位裕度增大,从而减少放大电路1的功耗。
-
公开(公告)号:CN101779252A
公开(公告)日:2010-07-14
申请号:CN200880103414.X
申请日:2008-05-15
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
Abstract: 在移位寄存器(10)的单元电路(11)中设置:由晶体管(T1、T2)、电容(C1)构成的自举电路;晶体管(T3、T4);以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB),生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间,利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此,获得一种移位寄存器,该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉,面积小且功耗低。
-
公开(公告)号:CN101443838A
公开(公告)日:2009-05-27
申请号:CN200780017449.7
申请日:2007-03-20
Applicant: 夏普株式会社
Abstract: 本发明以不要外部存储器和运算电路、缩小驱动器的电路面积为课题。本发明是具备多个含有前级电路(BR、BG、BB)和后级电路(CR、CG、CB)的电路块(g),在各电路块中来自前级电路(BR、BG、BB)的信号被传输至后级电路(CR、CG、CB)的显示面板驱动电路,具备可分别连接相邻的2个电路块的块间共有布线(Q),相邻的2个电路块(例如g1、g2)的各自的所述信号通过块间共有布线(例如Q1)被分时传输。
-
公开(公告)号:CN101416230A
公开(公告)日:2009-04-22
申请号:CN200780012272.1
申请日:2007-02-28
Applicant: 夏普株式会社
IPC: G09G3/36 , G09G3/20 , G02F1/133 , H03K17/16 , H03K17/687 , H03K19/0175 , H03K19/0948
CPC classification number: G09G3/3688 , G09G3/3406 , G09G2310/0289 , G09G2320/0626 , G09G2330/021 , G09G2360/144
Abstract: 在显示装置的驱动电路中,在模拟放大电路(1)的输出和数字电路(2)的输入之间设有连接切断部(3)。连接切断部(3)按照控制信号CTR,将模拟放大电路(1)的输出和数字电路(2)的输入之间切断,一直到模拟放大电路(1)的输出电压上升至目标直流电平为止,;在模拟放大电路(1)的输出电压上升至目标直流电平后,将模拟放大电路(1)的输出和数字电路(2)的输入之间连接。
-
公开(公告)号:CN101411066A
公开(公告)日:2009-04-15
申请号:CN200780010881.3
申请日:2007-03-07
Applicant: 夏普株式会社
IPC: H03K19/0185
CPC classification number: H03K3/356104 , G09G3/3685 , G09G2310/0289 , G09G2310/0297 , G09G2330/021 , H03K3/00
Abstract: 本发明的信号处理电路包含:被供给输入信号的第1输入端子(X1)、被供给预定信号的第2输入端子(X2)、以及第1和第2 CMOS反相器电路(81a、81b),并且配备:将第1 CMOS反相器电路的输入和第2 CMOS反相器电路的输出相互连接,并将所述第1 CMOS反相器电路的输出和第2 CMOS反相器电路的输入相互连接的交叉混合反相器电路(81);根据定时信号以及所述输入信号和预定信号,使所述第1和第2 CMOS反相器电路流通电流的电流控制电路(80);连接所述第1或所述第2 CMOS反相器电路的输出,并取出输出信号的输出端子(Y1、Y2);以及根据所述定时信号,使所述输出信号复位的复位电路(82)。根据上述组成,能以低电耗对振幅小的信号进行电平转换和闩锁。
-
公开(公告)号:CN101361110A
公开(公告)日:2009-02-04
申请号:CN200680051535.5
申请日:2006-09-07
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021 , G11C19/00 , G11C19/28
Abstract: 在移位寄存器(1)中,当触发器(11)的输出信号(Q)无效时,输出信号(Q)被输入时钟脉冲提取部(13a,13b)的NAND电路(15a,15b),由此,防止时钟信号(CK,CKB)的周期性电平变化所引起的高电平输出用的逻辑导出路径和低电平输出用的逻辑导出路径的导通切换动作。
-
公开(公告)号:CN101361110B
公开(公告)日:2013-03-06
申请号:CN200680051535.5
申请日:2006-09-07
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021 , G11C19/00 , G11C19/28
Abstract: 在移位寄存器(1)中,当触发器(11)的输出信号(Q)无效时,输出信号(Q)被输入时钟脉冲提取部(13a,13b)的NAND电路(15a,15b),由此,防止时钟信号(CK,CKB)的周期性电平变化所引起的高电平输出用的逻辑导出路径和低电平输出用的逻辑导出路径的导通切换动作。
-
-
-
-
-
-
-
-
-