公开(公告)号：CN113921395A

公开(公告)日：2022-01-11

申请号：CN202111190246.6

申请日：2021-10-13

Applicant: 南瑞联研半导体有限责任公司

Inventor： 张大华 ,  高东岳 ,  骆健 ,  董长城 ,  冯会会 ,  叶枫叶 ,  周东海

IPC: H01L21/331 ,  H01L29/417 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明公开了一种低损耗IGBT芯片集电极结构及其制备方法，属于功率半导体器件技术领域。所述制备方法包括：在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。所述低损耗IGBT芯片集电极结构包括阳极、场截止层和空穴复合层。本发明可实现在降低器件关断损耗的同时，保证器件的漏电、导通压降和短路安全工作区。

公开(公告)号：CN111916496A

公开(公告)日：2020-11-10

申请号：CN202010557347.1

申请日：2020-06-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  李伟邦 ,  骆健 ,  董长城 ,  叶枫叶

IPC: H01L29/739 ,  H01L29/06 ,  H01L23/48

Abstract: 本发明公开了一种IGBT栅极总线结构，包括衬底，沿衬底上表面一端从外到内依次设置的场氧化层和栅极多晶硅，场氧化层和栅极多晶硅之间留有空隙；还包括介质层，介质层覆盖于衬底的整个上表面以及场氧化层和栅极多晶硅的上表面，栅极多晶硅上表面的介质层内开设有栅极接触孔；使得栅极多晶硅的上表面避免出现台阶和不平整，当在栅极多晶硅上表面的介质层内刻蚀栅极接触孔时，不再受栅极多晶硅上表面不平整的影响，能够刻蚀出完整的栅极接触孔。

公开(公告)号：CN111916495A

公开(公告)日：2020-11-10

申请号：CN202010557333.X

申请日：2020-06-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  李伟邦 ,  骆健 ,  董长城 ,  叶枫叶

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。

公开(公告)号：CN214012944U

公开(公告)日：2021-08-20

申请号：CN202023214251.X

申请日：2020-12-28

Applicant: 南瑞联研半导体有限责任公司

Inventor： 叶枫叶 ,  李宇柱 ,  郑婷婷 ,  李伟邦 ,  骆健 ,  董长城

IPC: H01L29/739 ,  H01L29/423

Abstract: 本实用新型公开了半导体器件技术领域的一种IGBT沟槽栅排布结构，旨在解决现有技术中输入电容和米勒电容较小，沟道电流分布不均导致小电流开通过程中发生栅极振荡的技术问题。在衬底的一个表面上依次设置有介质层和发射极金属；在衬底朝向介质层的表面上设置若干个有源沟槽栅和虚拟沟槽栅，且在相邻两个虚拟沟槽栅之间连续设置两个有源沟槽栅；在相邻两个有源沟槽栅之间依次设有P+接触区、P型阱区和N型CS层，P+接触区位于介质层一侧；在有源沟槽栅和虚拟沟槽栅之间依次设有N+发射区、P型阱区和N型CS层，N+发射区位于介质层一侧；每个P+接触区和每个N+发射区分别通过设置在介质层上的与P+接触区和N+发射区一一对应的接触窗口与发射极金属导通。