一种高压低功耗SOI LIGBT
    11.
    发明公开

    公开(公告)号:CN118198115A

    公开(公告)日:2024-06-14

    申请号:CN202410622788.3

    申请日:2024-05-20

    Abstract: 本发明属于功率半导体技术领域,公开了一种高压低功耗SOI LIGBT,其在漂移区内引入自阴极至阳极逐渐减小的介质槽,靠近主栅极结构的介质槽内有多晶硅槽为辅助槽栅,该槽栅与主栅短接。在阻断时,变宽度介质槽使得漂移区内杂质分布呈由阴极至阳极增加,获得均匀表面电场,大大提高器件耐压;在正向导通时,介质槽在漂移区近阴极端形成窄台面,实现注入增强和低导通压降;在关断过程中,相同耐压级别下,漂移区内过剩载流子小,实现快关断和低关断损耗。本发明可实现高耐压,在不增加导通压降的情况下,具有更低的关断损耗。

    一种分离槽横向双扩散功率器件及其制造方法

    公开(公告)号:CN115966596A

    公开(公告)日:2023-04-14

    申请号:CN202310234418.8

    申请日:2023-03-13

    Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区;有源区包括半导体漏区、半导体漂移区和半导体阱区,半导体阱区包含半导体源区和半导体体接触区;在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽,分离槽和栅极凹槽底部及四周填充高介电常数介质材料,随后使用二氧化硅将分离槽填满,分离槽及栅极凹槽的刻蚀、淀积均可同时进行;分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积,有效提高漂移区掺杂浓度;使用高介电常数介质材料制备的槽型栅MIS电容增大,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。

    一种阶梯负电容层鳍式场效应晶体管及其制备方法

    公开(公告)号:CN114284354A

    公开(公告)日:2022-04-05

    申请号:CN202111485216.8

    申请日:2021-12-07

    Abstract: 本申请涉及一种阶梯负电容层鳍式场效应晶体管及其制备方法。该晶体管包括:半导体衬底,覆盖于半导体衬底上表面的埋氧层,位于埋氧层上方的鳍式有源区,鳍式有源区从埋氧层表面的第一方向上鳍式凸起,鳍式有源区的长度与半导体衬底的长度相同,鳍式有源区的宽度小于半导体衬底宽度,鳍式有源区包括源区、沟道区和漏区,鳍式有源区的源区和漏区之间的沟道区的上表面和第一方向上的左右两个侧表面覆盖了栅氧化层,栅氧化层上覆盖三向负电容层,三向负电容层的厚度顺着第一方向阶梯性增厚或变薄,三向负电容层上覆盖了金属层。提高的饱和区电流以及降低的亚阈值摆幅,从而降低晶体管的功耗并提升晶体管性能。

    一种全环绕多通道漂移区横向功率器件及其制造方法

    公开(公告)号:CN113871489B

    公开(公告)日:2022-02-22

    申请号:CN202111458096.2

    申请日:2021-12-02

    Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法,包括从下至上依次叠设的半导体衬底、埋层和有源区;有源区包括半导体漂移区、P型半导体区和N型半导体区;半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料,形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制,使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压;多通道结构进一步增加高介电常数介质的调制面积,同时高介电常数介质有助于提高漂移区掺杂浓度,降低导通电阻;本发明不仅适用于硅基功率器件,也适用于宽禁带半导体功率器件。

    一种介质增强横向超结功率器件

    公开(公告)号:CN113782591A

    公开(公告)日:2021-12-10

    申请号:CN202111060863.4

    申请日:2021-09-10

    Abstract: 本发明公开了一种介质增强横向超结功率器件,属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层,有源层包括漂移区,漂移区内设有介质区。本发明通过在漂移区内部引入介质区,通过合理的设置介质区的位置、宽度变化及长度,能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用,优化器件的电场分布而提高器件的击穿电压,并优化漂移区浓度而降低器件的导通电阻。

    一种双沟道超结碳化硅MOSFET
    20.
    发明公开

    公开(公告)号:CN119855213A

    公开(公告)日:2025-04-18

    申请号:CN202510329586.4

    申请日:2025-03-20

    Abstract: 本发明公开了一种双沟道超结碳化硅MOSFET,包括A型衬底、A型外延层、B型第二阱区、第一沟槽、第二沟槽、漏极金属、栅极金属、源极金属和肖特基金属;A与B的导电类型不同;A型外延层内设有超结区和两个B型第一阱区;超结区包括A型柱状条和两个B型柱状条;两个B型第一阱区设在两个B型柱状条顶部;第一沟槽和第二沟槽设在B型第二阱区两侧;肖特基金属设在第二沟槽底部;栅极金属悬浮在绝缘介质内,位于栅极金属下方的B型第一阱区顶部形成有第一导电沟道,邻近栅极金属的B型第二阱区侧壁形成有第二导电沟道。本发明能在保证高击穿电压和低比导通电阻的同时,还拥有优异的动态性能,并且有着较强的续流能力与较高的可靠性。

Patent Agency Ranking