一种基于FPGA的可信芯片冗余控制方法及系统

    公开(公告)号:CN117289591A

    公开(公告)日:2023-12-26

    申请号:CN202311227625.7

    申请日:2023-09-21

    IPC分类号: G05B9/03

    摘要: 本发明公开了一种基于FPGA的可信芯片冗余控制方法及系统,包括主机接口单元、配置寄存器组、数据缓存单元、自检单元、计算单元、仲裁单元和两个可信芯片接口单元,利用自检单元比较可信芯片的计算结果与配置寄存器组内存储的期望的自检计算结果是否相等,以检测可信芯片是否工作正常;对主机写入的数据进行运算,并将计算结果送入可信芯片进行计算并判断计算结果;利用仲裁单元对自检单元和计算单元发起的可信芯片接口使用请求进行仲裁,本发明通过采用FPGA自检单元来确保可信芯片正常工作,相同的数据用两个可信芯片进行运算,两个结果相同则认为正确,提高了计算的可靠性,本发明能够及时检测到配置错误,能够有效提高产品的故障应对能力。

    一种可信DCS上位机节点快速添加方法、系统、设备及介质

    公开(公告)号:CN117155704A

    公开(公告)日:2023-12-01

    申请号:CN202311399100.1

    申请日:2023-10-26

    IPC分类号: H04L9/40 G06F21/31 G06F21/44

    摘要: 本发明公开一种可信DCS上位机节点快速添加方法、系统、设备及介质,属于工控安全部署领域,包括:接收可信设备的IP及连接请求,基于预先录入的IP列表进行IP对比,对比通过后,接入可信设备;接收可信设备的登录请求,登录请求包括可信校验证书、计算机名、用户名和密码;对可信校验证书进行解密并校验,校验通过后对比计算机名和IP与批准接入的可信设备的一致性,并验证用户名、密码和用户权限;验证通过后,将可信设备信息导入到可信设备IP列表中;发送可信设备状态请求,基于可信设备状态请求获取可信设备的可信状态,确认可信状态正常的情况下,批准可信设备入网,节点添加完成。本发明降低设备入侵可信网络的风险。

    一种基于多CPU的可信冗余控制系统及控制方法

    公开(公告)号:CN117111525A

    公开(公告)日:2023-11-24

    申请号:CN202311221462.1

    申请日:2023-09-20

    IPC分类号: G05B19/042

    摘要: 本发明公开了一种基于多CPU的可信冗余控制系统及控制方法,包括多级连接的控制器,相邻两个控制器之间通过冗余通讯回路和硬接线回路连接,硬接线回路用于相邻两个控制器之间的主备角色和故障信号传输,冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递,两个回路同时工作且优势互补,能够使对方快速感知主备和故障状态,从而实现控制器之间的主备信息交互和无扰切换,且由于硬接线回路内部设计有互斥逻辑,从根本上避免了双主情况的发生;多控制器均采用多级动态验签机制,采用双CPU增加算力的同时,针对大数据量的业务进程实施CPU动态分配,从而有效避免验签失败、延迟堵塞等问题,大大提高动态度量的实时性和可靠性。