可信DCS终端间数据同步方法、系统、电子设备及存储介质

    公开(公告)号:CN117093423B

    公开(公告)日:2024-01-30

    申请号:CN202311349750.5

    申请日:2023-10-18

    摘要: 一种可信DCS终端间数据同步方法、系统、电子设备及存储介质,方法包括主控制器向可信管理平台发送获取备控制器可信状态请求;可信管理平台向主控制器回复备控制器的当前可信状态信息;主控制器根据当前可信状态信息判断备控制器当前是否可信,若可信,则采用哈希算法对主备同步数据进行完整性度量;根据主备同步数据的完整性度量判断主备同步数据是否完整,若主备同步数据完整则将主备同步数据与度量结果一起进行加密后发送至备控制器;等待备控制器数据同步回复,若收到同步完成回复,则主控制器进行切备控制器操作。本发明只有在备机可信时才可以进行主备数据的同步,保证了同步(56)对比文件胡明华;蒋济友;夏继强;满庆丰.基于VxWorks+ARM9的PROFIBUS-DP冗余主站的设计.自动化与仪器仪表.2012,(第04期),全文.吴波;徐卫峰;臧峰.基于Zynq平台的工业控制器双机冗余方案及应用.工业控制计算机.2018,(第10期),全文.Ioannis Moschos.A distributed orderPID controller for load frequency controlin a two-area diverse-unit powersystem.EEET 2021: 2021 4th InternationalConference on Electronics and ElectricalEngineering Technology.2022,全文.

    一种基于FPGA的可信芯片冗余控制方法及系统

    公开(公告)号:CN117289591A

    公开(公告)日:2023-12-26

    申请号:CN202311227625.7

    申请日:2023-09-21

    IPC分类号: G05B9/03

    摘要: 本发明公开了一种基于FPGA的可信芯片冗余控制方法及系统,包括主机接口单元、配置寄存器组、数据缓存单元、自检单元、计算单元、仲裁单元和两个可信芯片接口单元,利用自检单元比较可信芯片的计算结果与配置寄存器组内存储的期望的自检计算结果是否相等,以检测可信芯片是否工作正常;对主机写入的数据进行运算,并将计算结果送入可信芯片进行计算并判断计算结果;利用仲裁单元对自检单元和计算单元发起的可信芯片接口使用请求进行仲裁,本发明通过采用FPGA自检单元来确保可信芯片正常工作,相同的数据用两个可信芯片进行运算,两个结果相同则认为正确,提高了计算的可靠性,本发明能够及时检测到配置错误,能够有效提高产品的故障应对能力。