一种基于多CPU的可信冗余控制系统及控制方法

    公开(公告)号:CN117111525A

    公开(公告)日:2023-11-24

    申请号:CN202311221462.1

    申请日:2023-09-20

    IPC分类号: G05B19/042

    摘要: 本发明公开了一种基于多CPU的可信冗余控制系统及控制方法,包括多级连接的控制器,相邻两个控制器之间通过冗余通讯回路和硬接线回路连接,硬接线回路用于相邻两个控制器之间的主备角色和故障信号传输,冗余通讯回路用于相邻两个控制器之间同步数据交互和诊断信息传递,两个回路同时工作且优势互补,能够使对方快速感知主备和故障状态,从而实现控制器之间的主备信息交互和无扰切换,且由于硬接线回路内部设计有互斥逻辑,从根本上避免了双主情况的发生;多控制器均采用多级动态验签机制,采用双CPU增加算力的同时,针对大数据量的业务进程实施CPU动态分配,从而有效避免验签失败、延迟堵塞等问题,大大提高动态度量的实时性和可靠性。

    DCS画面中图元拖拽生成曲线的方法、系统、设备及介质

    公开(公告)号:CN117934663A

    公开(公告)日:2024-04-26

    申请号:CN202410342948.9

    申请日:2024-03-25

    摘要: 本发明公开了一种DCS画面中图元拖拽生成曲线的方法、系统、设备及介质,包括接收图元拖拽至趋势应用的事件;解析所述图元包含的测点属性信息;利用所述测点属性信息创建数据库访问代理对象,并构造测点要获取的属性列表,以及接收测点属性值的数据表对象,并根据测点类型对测点的数据库路径进行更新;传入所述数据获取接口中,得到对应的属性值存储到数据表对象中;将数据表对象转化成曲线条目对象,并生成相应的测点曲线绘制属性表对象;根据所述测点曲线绘制属性表对象绘制测点曲线。本发明实现将图元直接拖拽至趋势软件属性栏界面快速生成图元对应的测点曲线,方便运行人员快速浏览画面中图元包含的测点曲线,提升工作效率。

    伺服卡LVDT标定值校准方法、系统、伺服卡和存储介质

    公开(公告)号:CN116991147B

    公开(公告)日:2024-01-19

    申请号:CN202311250190.8

    申请日:2023-09-26

    IPC分类号: G05B23/02

    摘要: 本发明属于伺服阀控制技术领域,公开了一种伺服卡LVDT标定值校准方法、系统、伺服卡和存储介质,包括生成目标伺服输出信号并发送至伺服阀,并记录伺服阀的LVDT反馈值,得到第一基准LVDT反馈值;持续记录伺服阀的若干LVDT反馈值,得到若干第一LVDT反馈值,并根据第一基准LVDT反馈值和若干第一LVDT反馈值得到伺服阀的稳定状态;当伺服阀的稳定状态为稳定时,持续记录伺服阀的若干LVDT反馈值,得到若干第一稳定LVDT反馈值,并当若干第一稳定LVDT反馈值的方差小于预设第一方差阈值时,将若干第一稳定LVDT反馈值的均值作为目标标定值。在稳定状态前提下进行校准,以第一稳定LVDT反馈值的均值作为目标标定值,保证校准准确性。

    一种FPGA可信配置方法及系统
    7.
    发明公开

    公开(公告)号:CN117290284A

    公开(公告)日:2023-12-26

    申请号:CN202311228837.7

    申请日:2023-09-21

    IPC分类号: G06F15/78

    摘要: 本发明公开了一种FPGA可信配置系统,主机接口单元用于主机和FPGA间的数据通信;配置寄存器组包括配置使能寄存器和配置状态寄存器;配置使能寄存器由主机写有效,当主机确认写入配置存储单元的数据完全正确后,写配置使能寄存器启动配置单元更新配置,同时启动计算单元运算;配置状态寄存器使用bit0~1表示配置数据是否正确,主机只读;配置存储单元用于存储主机下发的配置数据,使用FPGA内的RAM实现;配置单元将配置数据写入FPGA内部的功能寄存器;计算单元用于对数据进行计算;可信芯片接口单元提供与可信芯片连接的接口,本发明通过配置回读功能,确保主机配置整正确;利用可信校验功能,防止用户误配置;通过自校验和纠错功能,确保FPGA运行时参错的正确性。

    一种用于DCS控制器的FPGA编程文件可信更新加载系统及方法

    公开(公告)号:CN117289974A

    公开(公告)日:2023-12-26

    申请号:CN202311231086.4

    申请日:2023-09-21

    IPC分类号: G06F8/654 G06F9/445

    摘要: 本发明公开了一种用于DCS控制器的FPGA编程文件可信更新加载系统及方法,将加载后的编程文件存放至内存,通过主机接口与FPGA通信;从内存中获取编程文件并进行可信计算,然后将计算得到的可信结果送入可信芯片进行可信再计算,并将可信再计算的结果进行存储;FPGA将从内存中获取的编程文件送入FLASH,将送入FLASH中的编程文件读入内存中进行哈希运算,然后将哈希运算结果送入可信芯片进行再计算,将再计算结果与可信芯片存储的再计算结果进行对比,若两者相等则通过可信验证,本发明在更新、加载过程中均进行数据的可信校验、确保数据的正确可靠性、进而保证系统的正确运行;若FLASH中文件遇到外界因素的影响发生变化、本发明提到的机制可以有效的检测到此问题。