-
公开(公告)号：CN107861834A
公开(公告)日：2018-03-30
申请号：CN201711074758.X
申请日：2017-11-06
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于错误预检测技术提升固态硬盘读性能的方法，对物理页面进行子页划分，在SSD控制器读取完闪存页面中的数据时，在SSD内存中判断子页的标志位是0还是1，如果是1则直接将该子页中的数据送至LDPC译码器进行译码，如果是0则使用数据校验算法对该子页中的数据进行校验，以判断该子页中的数据是否发生错误。如果发生错误，则将数据送到LDPC译码器进行译码，同时将该子页的标志位设置为1。本发明提出采用错误预检测的技术，对没有错误的数据不再进行译码。从而降低译码时间与功耗上的开销，提升SSD读性能。
-
公开(公告)号：CN107423159A
公开(公告)日：2017-12-01
申请号：CN201710558727.5
申请日：2017-07-11
Applicant: 华中科技大学
CPC classification number: G06F11/1012 , G06F11/1068 , G11C29/42 , H03M13/1125 , H03M13/1148
Abstract: 本发明公开了一种基于闪存错误模式提升LDPC译码性能的方法，TLC NAND闪存每单元存储3比特数据具有高的存储密度，但是存储单元之间的干扰较为强烈降低了数据可靠性。为了保证数据可靠性，具有强纠错能力的LDPC码被采用，然而LDPC码具有高的译码复杂度，当采用没有被优化的LDPC码会造成译码性能的下降。因此，为了提高LDPC译码性能，本发明首先分析了TLC NAND闪存的错误模式，然后将错误模式转化为LDPC译码所需要的外部信息，该外部信息被融入到LDPC的译码过程，以此提升LDPC的译码性能进而降低译码延迟。
-
公开(公告)号：CN107395214A
公开(公告)日：2017-11-24
申请号：CN201710563434.6
申请日：2017-07-12
Applicant: 华中科技大学
CPC classification number: H03M13/1111 , G06F11/1012 , G06F11/1068
Abstract: 本发明公开了一种基于闪存页错误特性降低LDPC译码延迟的方法，随着MLC NAND闪存制成工艺的提升，存储单元的尺寸越来越小单元之间的耦合干扰变得更加强烈，引起高的比特错误率，高的比特错误率严重影响着数据的可靠性。具有强纠错能力的LDPC码被广泛使用以保证数据可靠性。然而，当采用LDPC码时，MLC NAND闪存的MSB页和LSB页有着不平衡的译码延迟，LSB页的译码延迟高于MSB页的译码延迟由于LSB页有着较高的比特错误率，造成差的MLC闪存读性能。本发明根据MSB页的译码结果和保存错误模式为LSB页译码提供有利信息用以降低LSB页的译码延迟，从而缩小这两个页之间译码延迟的差距以提高MLC闪存读性能。
-
公开(公告)号：CN106371943A
公开(公告)日：2017-02-01
申请号：CN201610802793.8
申请日：2016-09-06
Applicant: 华中科技大学
CPC classification number: G06F11/1068 , H03M13/1111
Abstract: 本发明公开了一种基于flash编程干扰错误感知的LDPC译码优化方法，随着NAND闪存存储密度的提升，每个单元存储较多的比特信息，单元之间的耦合干扰较强烈，造成严重的编程干扰错误，使得传统的BCH码不足以保证数据的可靠性，LDPC码具有优于BCH码的纠错性能而被应用于NAND闪存存储系统中。使用被优化的LDPC译码算法具有重要意义。现已观察，编程干扰错误具有数值相关性特征，当进行LDPC译码时，编程干扰错误的数值相关性特征能够被融入到LDPC译码过程，为比特判决提供一种额外的信息以此提高比特判决精度和译码收敛速度，从而降低LDPC译码延迟。
-
公开(公告)号：CN119440906A
公开(公告)日：2025-02-14
申请号：CN202411540933.X
申请日：2024-10-31
Applicant: 华中科技大学
Abstract: 本发明公开了适用于三维NAND闪存的动态纠错方法、控制器和存储系统，属于半导体存储技术领域，包括：编码阶段：对于待写入三维NAND闪存的数据进行极化码编码，得到长度为N的码字序列；译码阶段：对于从三维NAND闪存读出的长度为N的数据，计算每一位的LLR值；设定SCL译码算法的列表长度后，将N位LLR值输入SCL译码算法，实现译码；设定SCL译码算法的列表长度包括：获取三维NAND闪存当前的原始误码率下，SCL译码算法在不同列表长度下的误码率，从中筛选出误码率低于预设性能阈值的列表长度，将SCL译码算法的列表长度设定为筛选出的最小长度。本发明与三维NAND闪存的错误特性相适应，能够在保证满足纠错需求的情况下降低开销。
-
Patent Agency Ranking
公开(公告)号：CN117558299A
公开(公告)日：2024-02-13
申请号：CN202311599012.6
申请日：2023-11-28
Applicant: 华中科技大学
Abstract: 本发明公开了四阶RLL(1,3)调制码的编解码方法及读写方法，属于光存储技术领域，包括：编码步骤：将用户数据划分为4位源数据，从起始状态开始，按照预先建立的编解码表，将源数据转化为4位信道码元，按顺序拼接得到RLL序列；解码步骤：将RLL序列划分为4位信道码元，按照编解码表将各信道码元转换为4位源数据，将各源数据按顺序拼接，得到用户数据；其中，编解码表用于记录16种4位源数据与3状态48种4位信道码元之间的映射关系，以及下一组映射关系的状态，信道码元为0X00、000X、0X0X、X00X、X000、X0X0、0X00、00X0中的48个(不同状态允许有相同码字)；X的取值为1～3。本发明能够在不改变光学参数的前提下，显著提高光存储系统的容量。
-
公开(公告)号：CN117079705A
公开(公告)日：2023-11-17
申请号：CN202310839668.4
申请日：2023-07-10
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于数据压缩的全息存储方法、装置及系统，属于全息存储领域，写入过程包括：按照压缩比r对待写入的k比特信息数据D0进行压缩后，按照#imgabs0#的编码码率进行LDPC编码，得到#imgabs1#比特的校验数据P1；将压缩后的比特数据、校验数据P1以及#imgabs2#比特的冗余数据组合为n比特的LDPC码字C1；生成与C1等量的参考数据后，将C1和参考数据划分为比特数据页；对各比特数据页进行相位调制，得到相应的相位数据页，并将各相位数据页写入全息存储介质。本发明能够在不增加编码/译码难度的情况下提高全息存储系统的存储可靠性。
-
公开(公告)号：CN116487846A
公开(公告)日：2023-07-25
申请号：CN202310602996.2
申请日：2023-05-25
Applicant: 华中科技大学
Abstract: 本发明公开了基于平行耦合型多模谐振器的超宽带带通滤波器，属于微波电子元器件领域，包括介质基板、贴片微带线和接地板；贴片微带线包括输入端口馈线、第一耦合枝节、第二谐振枝节、第三低阻抗枝节、第四谐振枝节、第五耦合枝节和输出端口馈线；第二谐振枝节、第四谐振枝节与第三低阻抗枝节两端相连；第一耦合枝节的第一下端平行耦合线与输入端口馈线相连，第一上端平行耦合线与第二谐振枝节相连；第五耦合枝节的第五下端平行耦合线与输出端口馈线相连，第五上端平行耦合线与第四谐振枝节相连。本发明的滤波器不仅尺寸小、可实现性高、易于集成、成本低廉，同时还具备通带性能良好，插入损耗低的特点，有很高的实用价值。
-
公开(公告)号：CN111817728A
公开(公告)日：2020-10-23
申请号：CN202010766183.3
申请日：2020-08-03
Applicant: 华中科技大学
IPC: H03M13/11
Abstract: 本发明公开了一种基于硬件实现LDPC编译码的仿真系统，包括随机信息序列生成模块、编码模块、噪声生成模块、调制模块、数据缓存模块、解调模块和译码模块。随机信息序列生成模块的输出端与编码模块的输入端通讯连接，编码模块的输出端和噪声生成模块的输出端分别与调制模块的输入端通讯连接，调制模块的输出端与数据缓存模块输入端通讯连接，同时调制模块的输出端和数据缓存模块输出端分别与解调模块输入端通讯连接，解调模块输出端和译码模块输入端通讯连接。本发明通过采用并行和流水线的硬件实现结构，减少了LDPC编译码的时延，并提高了硬件资源利用率。
-
公开(公告)号：CN107861884B
公开(公告)日：2020-06-02
申请号：CN201711074790.8
申请日：2017-11-06
Applicant: 华中科技大学
IPC: G06F12/02 , G06F12/0802
Abstract: 本发明公开了一种提高NAND闪存中跨页存储地址映射效率的方法，包括：从闪存芯片中选择多个块号最大的块作为信息记录块，对于每个信息记录块而言，将其每个页中除了ECC码以外的部分划分为多个槽，每个槽的大小等于一个被记录页或被记录子页的信息位的大小，将信息记录块的最后一个槽设置用于记录槽所在页与被记录页之间的对应关系，将被记录页的信息位写入对应的槽中。本发明根据对闪存结构分布与读写流程等特性的研究以及工程化需求，提供了一种空间高效的小容量信息位跨页存储的地址映射的方法。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.033 seconds)
