-
公开(公告)号:CN109120406B
公开(公告)日:2022-02-01
申请号:CN201810981041.1
申请日:2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路,包括:AXI接口用于向可更换密码算法IP核中配置参数,外部功能模块向输入数据FIFO写入待加解密的明问和密文数据,可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据,可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO,外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据;输入数据FIFO的写时钟和外部功能模块时钟一致,输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致;输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致,输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量,使ASIC、FPGA设计、升级更简便。
-
公开(公告)号:CN109032868A
公开(公告)日:2018-12-18
申请号:CN201810832769.8
申请日:2018-07-26
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06F11/2236 , G06F11/2273 , G06F21/73
Abstract: 本发明涉及一种物理不可克隆函数IP核自动化验证装置,其中,包括:辅助管理单元,用于根据接收的指令信息,对PUF测试记录存储单元、PUF挑战硬件生成单元以及挑战存储单元进行使能和配置,控制每次循环测试的进程;PUF挑战硬件生成单元,用于硬件生成符合位宽要求的强PUF挑战;挑战存储单元,用于存储软件下传的挑战或PUF挑战硬件生成单元生成的挑战,并将挑战输出给PUF IP核实现单元;PUF IP核实现单元,用于实现或例化PUF IP核,并能够发出符合待测PUF时序要求的挑战,并接收对应的响应,控制或调整IP;PUF测试记录存储单元,用于在强PUF的执行硬件挑战生成方式时,存储成对的挑战以及响应记录,在非强PUF的执行硬件挑战生成方式时,则存储PUF响应。
-
公开(公告)号:CN107103472B
公开(公告)日:2021-03-19
申请号:CN201710283153.5
申请日:2017-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06Q20/38
Abstract: 本发明公开了一种用于区块链的算法处理模块,其中,包括:PCIE接口芯片,用于与外部主机的PCIE接口通讯;USB控制芯片,用于与外部主机的USB接口通讯;算法芯片,用于进行与FPGA配合进行ECC运算;FPGA包括:Microblaze模块,用于控制FPGA的各子模块工作;FIFO转RAM接口模块,用于实现USB接口到内部RAM接口转换,从USB芯片中读取数据存储到内部RAM模块中;Local Bus转RAM接口模块,用于进行Local Bus接口到内部RAM模块接口转换;内部RAM模块,存储用户下发数据与准备上传给用户的数据;ECC控制模块,用于进行APB总线转ECC芯片异步接口,调用算法芯片进行点乘和模乘运算;噪声芯片控制模块,用于APB总线转噪声芯片接口;迭代哈希运算模块,用于进行迭代哈希运算,并与算法模块进行并行处理。
-
-