-
公开(公告)号：CN109257513A
公开(公告)日：2019-01-22
申请号：CN201710571060.2
申请日：2017-07-13
Applicant: 北京空间机电研究所
CPC classification number: H04N1/00095 , H04N7/10
Abstract: 一种基于SerDes的遥感图像传输系统和方法，通道选择模块接收外部多个通道的CCD数字图像信号，根据时序控制模块输出的通道选择信号，从多个通道数据之中选择一个通道的数据送至协议帧模块；时序控制模块根据外部输入时钟产生系统所需时钟及复位信号；计时模块在复位结束后进行计时；握手同步模块在计时模块计时的过程中产生同步握手信号，以建立链路通信；协议数据帧模块将选择出的通道数据按照约定的传输协议进行整理组包，得到数据帧；数据发送模块将数据帧根据8B/10B编码，之后将并行数据转化为串行数据进行发送；数据接收模块则将串行数据转化为并行数据，之后根据相应的解码规则进行解码。
-
公开(公告)号：CN104076896B
公开(公告)日：2016-09-21
申请号：CN201410286180.4
申请日：2014-06-24
Applicant: 北京空间机电研究所
IPC: G06F1/26
Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
-
公开(公告)号：CN104836573A
公开(公告)日：2015-08-12
申请号：CN201510218263.4
申请日：2015-04-30
Applicant: 北京空间机电研究所
Abstract: 一种超大面阵CMOS相机多路高速信号的同步时钟系统，包括工作晶振、参考晶振、T个压控晶振、可编程逻辑器件FPGA、T个带锁相环功能的时钟管理芯片、T个环路滤波器，T为正整数，每一个时钟管理芯片与一个参考晶振、压控晶振构、环路滤波器构成一个锁相环；对于每一个锁相环，根据输入的分频控制量，对压控晶振的输出频率进行分频，产生R+1路数据同步时钟。本发明系统采用一个参考晶振输出同源参考频率，这样可以输出T*R路相位一致的同步时钟，解决多路信号的时钟同步问题；同时，采用时钟管理芯片为FPGA提供工作时钟并用对应的时钟处理相应的图像数据，可以保证FPGA的输出时钟和数据相位的完全同步。
-
公开(公告)号：CN104267638A
公开(公告)日：2015-01-07
申请号：CN201410484193.2
申请日：2014-09-19
Applicant: 北京空间机电研究所
IPC: G05B19/042
CPC classification number: G05B19/042
Abstract: 本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN104735369B
公开(公告)日：2017-11-28
申请号：CN201510134652.9
申请日：2015-03-25
Applicant: 北京空间机电研究所
Abstract: 一种航天超大面阵CCD视频信号实时处理方法，目的是要解决航天超大面阵CCD视频信号实时处理的困难。本发明为满足超大面阵CCD视频信号实时处理所需要高速大容量系数，同时兼顾航天电子系统满足空间恶劣环境的要求，以FPGA为核心处理器件，外部配合大容量、高可靠Flash存储器件以及高速、高可靠DDR存储器件来完成视频信号实时处理。超大面阵CCD的像元响应不一致性较大，必须要进行像元响应不一致性校正，同时由于超大面阵CCD必须要在列方向上对像元响应不一致性进行校正，所以所需要的系数非常庞大。本发明便提供了一种能实时进行像元响应不一致性校正的方法，以提高探测器的成像性能。
-
公开(公告)号：CN104836573B
公开(公告)日：2017-07-28
申请号：CN201510218263.4
申请日：2015-04-30
Applicant: 北京空间机电研究所
Abstract: 一种超大面阵CMOS相机多路高速信号的同步时钟系统，包括工作晶振、参考晶振、T个压控晶振、可编程逻辑器件FPGA、T个带锁相环功能的时钟管理芯片、T个环路滤波器，T为正整数，每一个时钟管理芯片与一个参考晶振、压控晶振构、环路滤波器构成一个锁相环；对于每一个锁相环，根据输入的分频控制量，对压控晶振的输出频率进行分频，产生R+1路数据同步时钟。本发明系统采用一个参考晶振输出同源参考频率，这样可以输出T*R路相位一致的同步时钟，解决多路信号的时钟同步问题；同时，采用时钟管理芯片为FPGA提供工作时钟并用对应的时钟处理相应的图像数据，可以保证FPGA的输出时钟和数据相位的完全同步。
-
公开(公告)号：CN104280639B
公开(公告)日：2017-01-11
申请号：CN201410557412.5
申请日：2014-10-20
Applicant: 北京空间机电研究所
IPC: G01R31/00
Abstract: 一种高速视频总线连接器的测试装置及测试方法，测试装置包括为设置待测连接器的测试母板和子板，并在子板上设置与测试仪器相连的测试端口；测试方法是将去嵌入结构的PCB版图文件调入电磁仿真软件仿真得到去嵌入结构的电磁参数；使用网络分析仪对测试装置进行测试，并将所得的测试结果与仿真所得的去嵌入结构的电磁参数进行去嵌入运算，得到连接器电磁参数；最后对测试装置加电，使用误码仪进行误码测试，得到连接器的误码率。本发明对高速视频总线连接器的测试内容全面，各项电学参数测试充分，测试参数准确，适用范围较为广泛。
-
公开(公告)号：CN104735369A
公开(公告)日：2015-06-24
申请号：CN201510134652.9
申请日：2015-03-25
Applicant: 北京空间机电研究所
Abstract: 一种航天超大面阵CCD视频信号实时处理方法，目的是要解决航天超大面阵CCD视频信号实时处理的困难。本发明为满足超大面阵CCD视频信号实时处理所需要高速大容量系数，同时兼顾航天电子系统满足空间恶劣环境的要求，以FPGA为核心处理器件，外部配合大容量、高可靠Flash存储器件以及高速、高可靠DDR存储器件来完成视频信号实时处理。超大面阵CCD的像元响应不一致性较大，必须要进行像元响应不一致性校正，同时由于超大面阵CCD必须要在列方向上对像元响应不一致性进行校正，所以所需要的系数非常庞大。本发明便提供了一种能实时进行像元响应不一致性校正的方法，以提高探测器的成像性能。
-
公开(公告)号：CN104280639A
公开(公告)日：2015-01-14
申请号：CN201410557412.5
申请日：2014-10-20
Applicant: 北京空间机电研究所
IPC: G01R31/00
Abstract: 一种高速视频总线连接器的测试装置及测试方法，测试装置包括为设置待测连接器的测试母板和子板，并在子板上设置与测试仪器相连的测试端口；测试方法是将去嵌入结构的PCB版图文件调入电磁仿真软件仿真得到去嵌入结构的电磁参数；使用网络分析仪对测试装置进行测试，并将所得的测试结果与仿真所得的去嵌入结构的电磁参数进行去嵌入运算，得到连接器电磁参数；最后对测试装置加电，使用误码仪进行误码测试，得到连接器的误码率。本发明对高速视频总线连接器的测试内容全面，各项电学参数测试充分，测试参数准确，适用范围较为广泛。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.057 seconds)
