公开(公告)号：CN119786431A

公开(公告)日：2025-04-08

申请号：CN202411940490.3

申请日：2024-12-26

Applicant: 北京智芯微电子科技有限公司 ,  浙江大学

Inventor： 赵东艳 ,  陈燕宁 ,  吴波 ,  郭建民 ,  任堃 ,  吴永玉 ,  刘芳 ,  邓永峰 ,  郁文 ,  罗宗兰

IPC: H01L21/762 ,  H01L21/308

Abstract: 本发明提供一种浅槽隔离形成方法、半导体器件及芯片，涉及半导体技术领域。浅槽隔离形成方法包括：提供一衬底，并在衬底的上表面依次形成缓冲层和具有刻蚀窗口的停止层；通过刻蚀窗口对缓冲层进行第一刻蚀处理，以在缓冲层形成缓冲沟槽；其中，缓冲沟槽的槽壁为内凹的弧状构型；对缓冲沟槽的槽底进行第二刻蚀处理，以在缓冲沟槽底部的衬底形成初始隔离沟槽；初始隔离沟槽与缓冲沟槽相接的槽口为圆滑的倒角构型；对初始隔离沟槽的槽底进行第三刻蚀处理，以加深初始隔离沟槽的深度，形成隔离沟槽；填充隔离沟槽，形成浅槽隔离。通过本发明，能在浅槽隔离的开口形成圆滑的倒角，提升半导体结构的性能稳定性，提高半导体的可靠性。

公开(公告)号：CN119689196A

公开(公告)日：2025-03-25

申请号：CN202411772742.6

申请日：2024-12-04

Applicant: 北京智芯微电子科技有限公司 ,  浙江大学

Inventor： 陈燕宁 ,  刘芳 ,  吴波 ,  张睿 ,  姜益 ,  邓永峰 ,  罗宗兰

IPC: G01R31/26

Abstract: 本发明涉及半导体技术领域，提供一种半导体器件界面缺陷测试方法及系统。所述方法包括：在半导体器件的栅极施加带有上升沿和下降沿的脉冲电压信号，在上升沿阶段，界面缺陷捕获少数载流子，在捕获时间小于上升沿时间的时间段内，实时检测界面缺陷捕获少数载流子产生的衬底电流；在下降沿阶段，界面缺陷释放少数载流子，在释放时间小于下降沿时间的时间段内，实时检测界面缺陷释放的少数载流子与多数载流子发生复合产生的复合电流；根据实时检测的衬底电流以及复合电流，计算捕获时间小于上升沿时间且释放时间小于下降沿时间的界面缺陷密度。本发明通过调控上升沿和下降沿时间的数值，即可实现对指定偏压下不同时间常数的界面缺陷的精确表征。

公开(公告)号：CN118732556A

公开(公告)日：2024-10-01

申请号：CN202410759897.X

申请日：2024-06-13

Applicant: 北京智芯微电子科技有限公司

Inventor： 付振 ,  符艳军 ,  王帅鹏 ,  潘成 ,  马媛 ,  罗宗兰

IPC: G05B19/042 ,  G01R31/40

Abstract: 本公开涉及电源监测技术领域，具体涉及一种用于电源监测的嵌入式系统、解码方法和解码芯片、电子设备、介质及产品。所述嵌入式系统包括：定时器、数据采集模块和数据处理模块；定时器提供基准定时信号；数据采集模块从电源芯片获取自定义IO监测波形；数据处理模块，根据指定采集频率对自定义IO监测波形进行采集，得到原始数据序列，然后对原始数据序列进行滑窗解析操作，在解析完预同步对时数据段和同步时钟数据段之后解析出监测数据段，并将监测数据段作为自定义IO监测波形的解码结果。本公开可以通过软件方式实现自定义IO监测波形的灵活解码，灵活适应不同波形的同步时钟频率，成本较低，且解码的执行效率较高，占用的CPU资源较少。

公开(公告)号：CN118731510A

公开(公告)日：2024-10-01

申请号：CN202410739816.X

申请日：2024-06-07

Applicant: 北京智芯微电子科技有限公司 ,  国网冀北电力有限公司计量中心 ,  国网四川省电力公司营销服务中心

Inventor： 杨小娟 ,  袁瑞铭 ,  赵扬 ,  李文文 ,  高杰 ,  翟振 ,  申杰 ,  黄保成 ,  成睿琦 ,  罗宗兰 ,  仝傲宇

IPC: G01R29/08

Abstract: 本申请提供一种EFT测试装置、方法及EFT故障诊断方法，属于电磁干扰技术领域。所述EFT测试装置与待测设备并联到交流电源，EFT测试装置包括：通断装置、干扰耦合装置以及感性负载，所述通断装置、干扰耦合装置以及感性负载串联后连接到交流电源，所述干扰耦合装置用于连接在待测设备上以将感性负载断开时产生的EFT耦合到待测设备上，所述通断装置控制感性负载的通断，以使感性负载在断开时产生EFT。该EFT测试装置采用的各元件成本低，在研发实验环境中可以快速获取相应元件并搭建好测试装置，可以实现第三方检测实验室外的EFT测试，无需采购专用设备，不受实验排期、场地的限制。成本低，周期短，可操作性强。

公开(公告)号：CN118475231A

公开(公告)日：2024-08-09

申请号：CN202410935595.3

申请日：2024-07-12

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  吴波 ,  邓永峰 ,  李君建 ,  刘芳 ,  陈燕宁 ,  张俊江 ,  曹永万 ,  陆珊珊 ,  罗宗兰

IPC: H10N97/00 ,  H01L23/552 ,  H01L23/58

Abstract: 本申请提供一种隔离电容器件及其制备方法、多通道隔离芯片以及晶圆，属于半导体集成电路技术领域。所述器件包括衬底，以及第一金属层，设置于所述衬底上；介质层，设置于所述第一金属层远离所述衬底的一侧；第二金属层，设置于所述介质层远离所述第一金属层的一侧；且所述第二金属层的中心在衬底上的正投影与第一金属层的中心在衬底上的正投影重合，所述第二金属层的电位高于所述第一金属层的电位；至少两个器件金属环组，所述至少两个器件金属环组在衬底上的正投影与第一金属层之间的间距沿第一金属层到第二金属层方向递增，所述器件金属环组通过金属通孔连接后接地，以形成法拉第笼隔离屏蔽所述隔离电容器件受到的外部干扰。

公开(公告)号：CN113782528B

公开(公告)日：2022-02-08

申请号：CN202111330860.8

申请日：2021-11-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  西安电子科技大学 ,  国网江苏省电力有限公司常州供电分公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  成睿琦 ,  赵扬 ,  陈燕宁 ,  董广智 ,  王立城 ,  付振 ,  王树龙 ,  罗宗兰

IPC: H01L27/02 ,  H01L27/092 ,  H01L23/552 ,  H01L21/8238

Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。