公开(公告)号：CN117317025B

公开(公告)日：2024-03-08

申请号：CN202311589953.1

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司 ,  中国科学院半导体研究所 ,  国网重庆市电力公司营销服务中心 ,  国家电网有限公司

Inventor： 付振 ,  陈燕宁 ,  张泉 ,  尹强 ,  杨毓龙 ,  张文敏 ,  申占伟 ,  岳世忠 ,  朱晓钢 ,  要文波 ,  刘型志

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

公开(公告)号：CN119008694A

公开(公告)日：2024-11-22

申请号：CN202411007660.2

申请日：2024-07-25

Applicant: 北京智芯微电子科技有限公司 ,  中国科学院半导体研究所 ,  国网重庆市电力公司营销服务中心 ,  国家电网有限公司

Inventor： 付振 ,  张泉 ,  尹强 ,  杨毓龙 ,  肖超 ,  田俊 ,  张文敏 ,  王悦 ,  王勇 ,  牛光辉 ,  黄凯 ,  申占伟 ,  缪宇扬 ,  岳世忠 ,  要文波 ,  刘型志

IPC: H01L29/78 ,  H01L29/06 ,  H01L23/31 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种宽禁带MOSFET器件及制造方法。所述宽禁带MOSFET器件包括：碳化硅衬底、碳化硅漂移区、沟道区、源区、栅极结构、漏极以及第一保护层，碳化硅漂移区形成于碳化硅衬底的表面，沟道区及源区形成于碳化硅漂移区的表面；第一保护层包括两个倾斜结构，两个倾斜结构分别位于碳化硅漂移区的两侧；所述倾斜结构包括倾斜部和水平部，倾斜部与源区和碳化硅漂移区的侧壁相接，水平部延伸至碳化硅漂移区的底部，倾斜部相较于水平部的倾斜角度为钝角。本发明的第一保护区为斜角形态，保护区的边界更平缓、圆滑，更容易实现碳化硅漂移区内的横向耗尽，不容易被击穿，可提高器件的耐压性能。

公开(公告)号：CN117612935A

公开(公告)日：2024-02-27

申请号：CN202410097708.7

申请日：2024-01-24

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏 ,  王悦

IPC: H01L21/266 ,  H01L29/06 ,  H01L29/08

Abstract: 本公开涉及半导体制造技术领域，具体涉及一种超结半导体的源区自对准注入方法及超结半导体结构，所述方法包括：在栅极层和栅极氧化层与体区对应的位置形成沟槽；形成第一牺牲层，所述第一牺牲层覆盖所述栅极层上表面、所述沟槽侧壁和所述沟槽底部；去除所述栅极层上表面和所述沟槽底部的第一牺牲层，保留所述沟槽侧壁的第一牺牲层；形成第二牺牲层，所述第二牺牲层填充所述沟槽，并覆盖所述栅极层和所述沟槽；去除覆盖所述栅极层和所述沟槽的第二牺牲层，保留所述沟槽内的所述第二牺牲层。本公开方案能够解决源区注入区域形成工艺中光刻工艺套刻偏离的技术问题，达到节省一张源区注入工艺的专用光罩，并提高制造良品率的技术效果。

公开(公告)号：CN117476468A

公开(公告)日：2024-01-30

申请号：CN202311799050.6

申请日：2023-12-26

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏 ,  王悦

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及功率半导体器件技术领域，具体涉及一种超结结构及其制造方法、超结半导体器件和半导体结构。所述超结结构的制造方法，包括以下步骤：在衬底上依次形成第一外延层和第二外延层；形成多个沟槽，沟槽至少包括位于第二外延层中的第一部分，从而形成多个第二外延柱；在多个沟槽中填充第一外延层材料以形成多个第一外延柱，从而得到第一外延柱和第二外延柱交替排列的超结结构。本公开通过在一个超结结构内实现高度一致的第二外延柱，提高了每个超结结构的耐压能力，使得所述超结结构可以承受更高的电压，保持更低的导通电阻和更高的效率，在电力转换或传输过程中能更好地保持稳定性。

公开(公告)号：CN116646251A

公开(公告)日：2023-08-25

申请号：CN202310928110.3

申请日：2023-07-27

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，涉及半导体领域，制造方法包括：提供具有外延层的衬底；依次在外延层上形成栅氧化层、占位层和硬掩膜层；占位层的厚度与待形成的多晶硅栅结构的厚度相同；在硬掩膜层上形成刻蚀窗口；利用硬掩膜层，在栅氧化层和占位层形成刻蚀窗口，在外延层形成超级结填充区；利用硬掩膜层，通过自对准工艺在超级结填充区顶部掺杂形成具有第二导电类型的体区；在占位层和栅氧化层的刻蚀窗口内形成停止层；利用停止层和占位层，通过自对准工艺在外延层表面形成多晶硅栅结构和栅氧结构。通过本发明提供的方法，能够降低工艺成本，保证超级结填充区左右两侧的沟道长度一致。