-
公开(公告)号：CN106802645B
公开(公告)日：2019-06-04
申请号：CN201611193066.2
申请日：2016-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05B23/02
Abstract: 本发明公开了一种FPGA单粒子翻转故障模拟系统和方法，其中，所述系统包括：包括TCL脚本控制模块上位机，以及，包括待测电路、对比电路和监控电路的下位机；TCL脚本控制模块，用于进行单粒子翻转故障模拟和监控结果数据的获取；待测电路，用于在模拟的单粒子翻转故障环境下运行；对比电路，用于在正常环境下运行；监控电路，用于对待测电路和对比电路的电路运行状态进行监控。在本发明中，位于上位机的TCL脚本控制模块直接控制单粒子翻转故障模拟的流程，无需下位机硬件控制电路的辅助；下位机电路的设计不依赖于目标FPGA器件的特性，与器件架构无关，移植到其他FPGA器件时无需更改用户设计。
-
公开(公告)号：CN105718693B
公开(公告)日：2018-12-21
申请号：CN201610059778.9
申请日：2016-01-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种基于配置无关位的FPGA电路逻辑覆盖优化方法，基于一个给定的电路，通过电路仿真，敏感度评估等方法，获得所有LUT中具有CDC特性的配置位，并以反向拓扑排序方法，对所有LUT中的无关位进行重新赋值，使发生在LUT扇入逻辑和互连中的单粒子翻转软错误得到有效地屏蔽，从而使由这类软错误引起的系统错误率降到最低。在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
公开(公告)号：CN105656474B
公开(公告)日：2018-12-21
申请号：CN201610053354.1
申请日：2016-01-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F17/50
Abstract: 一种基于信号概率的FPGA用户电路逻辑反转优化方法，将FPGA中的原始用户电路，进行电路后仿真、线网信号概率计算操作，同时将原始用户电路进行线网逻辑检查操作，随后通过线网信号概率识别、前级扇出逻辑反转、后级扇入逻辑调整等操作，完成FPGA用户电路的逻辑反转，得到逻辑优化后的用户电路。本发明利用FPGA的可编程特性，根据线网的信号概率对FPGA中用户电路各线网进行有选择的逻辑反转，在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
公开(公告)号：CN103901342A
公开(公告)日：2014-07-02
申请号：CN201410101432.1
申请日：2014-03-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3183
Abstract: 一种基于掩码文件的FPGA精确故障注入系统及方法，包括掩码文件产生模块、故障注入过程控制模块和精确故障注入模块三个模块。掩码文件产生模块根据FPGA片上可编程资源与配置码流之间的映射关系生成掩码文件，并将掩码文件提供给故障注入过程控制模块；故障注入过程控制模块对接收到的掩码文件按数据帧为单位进行分析处理，再将掩码数据帧提供给精确故障注入模块；精确故障注入模块根据接收到的掩码数据帧，生成包括故障信息的单帧码流并注入FPGA中，故障注入过程控制模块采集故障注入结果并上传给上位机。本发明根据FPGA片上可编程资源进行精确注入，可以显著提高评估FPGA单粒子效应所需效率，有更强的针对性，从而有利于FPGA抗辐射加固技术的研究。
-
公开(公告)号：CN103840822A
公开(公告)日：2014-06-04
申请号：CN201410051615.7
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于SELECTMAP的宇航FPGA通用刷新电路，该刷新电路设计有6个输入管脚、6个输出管脚，8个双向管脚，分别与PROM与FPGA的管脚连接，通过SELECTMAP对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过SELECTMAP将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
Patent Agency Ranking
公开(公告)号：CN118606940B
公开(公告)日：2025-03-07
申请号：CN202410654489.8
申请日：2024-05-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F21/56 , G06F21/76 , G06N3/042 , G06N3/08 , G06F18/214 , G06F18/241 , G06N3/0464 , G06F17/16
Abstract: 本发明属于木马检测领域，具体涉及了一种基于图神经网络的面向FPGA网表的木马检测方法，旨在解决当前的技术中缺乏有效的木马检测机制的问题。本发明包括：用HDL描述数字逻辑和系统架构得到HDL代码；由EDA工具将HDL代码转换为门级表示，将门级表示的逻辑块分配到FPGA芯片上并规划连接并生成比特流文件；将比特流文件下载到所述FPGA芯片并得到FPGA的网表文件；将网表文件转换为原始有向图；设定原始有向图中节点的木马特征，进一步将原始有向图提取特征得到特征有向图；平衡特征有向图中的恶意逻辑节点与正常节点；使用图卷积网络对平衡有向图的节点进行分类，得到木马检测结果。本发明能有精确的检测出木马。
-
公开(公告)号：CN118606940A
公开(公告)日：2024-09-06
申请号：CN202410654489.8
申请日：2024-05-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F21/56 , G06F21/76 , G06N3/042 , G06N3/08 , G06F18/214 , G06F18/241 , G06N3/0464 , G06F17/16
Abstract: 本发明属于木马检测领域，具体涉及了一种基于图神经网络的面向FPGA网表的木马检测方法，旨在解决当前的技术中缺乏有效的木马检测机制的问题。本发明包括：用HDL描述数字逻辑和系统架构得到HDL代码；由EDA工具将HDL代码转换为门级表示，将门级表示的逻辑块分配到FPGA芯片上并规划连接并生成比特流文件；将比特流文件下载到所述FPGA芯片并得到FPGA的网表文件；将网表文件转换为原始有向图；设定原始有向图中节点的木马特征，进一步将原始有向图提取特征得到特征有向图；平衡特征有向图中的恶意逻辑节点与正常节点；使用图卷积网络对平衡有向图的节点进行分类，得到木马检测结果。本发明能有精确的检测出木马。
-
公开(公告)号：CN117786769A
公开(公告)日：2024-03-29
申请号：CN202311667489.3
申请日：2023-12-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种面向FPGA芯片的硬件木马检测系统，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，综合模块，对输入的待检测FPGA设计进行存储、读取、调用和综合处理，输出综合后网表文件；子模块划分模块，将输入的综合后网表文件进行处理，生成待检测子模块文件；仿真模块，根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件；木马检测模块，根据仿真结果文件，生成检测结果；验证文件生成模块，根据检测结果，检测是否存在木马节点，若是，则生成用于验证木马节点的断言文件并输出；若否，则结束。
-
公开(公告)号：CN105702296B
公开(公告)日：2019-07-23
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
公开(公告)号：CN103901342B
公开(公告)日：2017-09-29
申请号：CN201410101432.1
申请日：2014-03-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3183
Abstract: 一种基于掩码文件的FPGA精确故障注入系统及方法，包括掩码文件产生模块、故障注入过程控制模块和精确故障注入模块三个模块。掩码文件产生模块根据FPGA片上可编程资源与配置码流之间的映射关系生成掩码文件，并将掩码文件提供给故障注入过程控制模块；故障注入过程控制模块对接收到的掩码文件按数据帧为单位进行分析处理，再将掩码数据帧提供给精确故障注入模块；精确故障注入模块根据接收到的掩码数据帧，生成包括故障信息的单帧码流并注入FPGA中，故障注入过程控制模块采集故障注入结果并上传给上位机。本发明根据FPGA片上可编程资源进行精确注入，可以显著提高评估FPGA单粒子效应所需效率，有更强的针对性，从而有利于FPGA抗辐射加固技术的研究。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.091 seconds)
