公开(公告)号：CN106206296A

公开(公告)日：2016-12-07

申请号：CN201610641234.3

申请日：2016-08-08

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10

CPC classification number: H01L29/66409 ,  H01L29/1029 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供一种垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道、各向同性去除假栅层以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN113871487B

公开(公告)日：2024-01-19

申请号：CN202111026328.7

申请日：2021-09-02

Applicant: 北京大学

Inventor： 黎明 ,  李小康 ,  李海霞 ,  陈珙 ,  黄如

IPC: H01L29/792 ,  H01L23/48 ,  H01L21/336

Abstract: 本发明公开了一种凹型电荷俘获层突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明采用的凹型电荷俘获层结构便于通过首次编程将电荷隧穿到俘获层，而后通过若编程的方式改变电荷俘获位置的方式来降低操作电压；另一方面，通过在栅源或者栅漏之间的电压脉冲控制电荷在俘获层中的横向位置实现多值存储，从而提高神经网络的精度。

公开(公告)号：CN106298934B

公开(公告)日：2019-07-19

申请号：CN201610658955.5

申请日：2016-08-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

Abstract: 本发明公布了一种鞘层沟道结构的垂直纳米线器件及其制备方法，结合刻蚀通孔、淀积沟道材料、填充二氧化硅，获得集成的鞘层沟道结构垂直纳米线器件；包括：提供一半导体衬底，实现器件隔离；形成重掺杂的下有源区；淀积假栅叠层；通过刻蚀通孔、淀积沟道材料、填充二氧化硅形成垂直的鞘层沟道结构；通过淀积、刻蚀形成器件的重掺杂上有源区；去除假栅，淀积HK、MG并形成栅电极；形成器件各端的金属接触；后续按现有的后端工艺完成器件集成。本发明能够有效地提高器件的短沟道效应控制能力，减小泄露电流；能精确控制器件沟道的厚度、截面积大小和形貌，并采用后栅工艺提高器件的性能。

公开(公告)号：CN106057682B

公开(公告)日：2019-06-07

申请号：CN201610648293.3

申请日：2016-08-09

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种空气侧墙结构的垂直纳米线器件的集成方法，该方法结合刻蚀通孔、外延沟道材料的集成，制备了上有源区空气侧墙结构。与传统的二氧化硅或氮化硅侧墙结构相比，由于空气的相对介电常数为1，可以极大地减小栅极与上有源区之间的寄生电容，且将上有源区作为器件的漏端，优化漏端的寄生电容，能极大地改善器件的频率特性；同时本发明将下有源延伸区重掺杂，作为器件的源端，能减小源端电阻，减少器件开态电流的退化，而上有源延伸区是由沟道一侧轻掺杂过渡到上有源区一侧的重掺杂，可以减小漏端电场对沟道区的穿透，同时又维持了较低的漏端电阻。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106252210A

公开(公告)日：2016-12-21

申请号：CN201610603245.2

申请日：2016-07-27

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张昊 ,  杨远程 ,  黄如

IPC: H01L21/205 ,  H01L21/822

CPC classification number: H01L21/2053 ,  H01L21/822

Abstract: 本发明公开了一种利用盖帽层退火结晶的多晶硅制备方法。本发明采用在非晶硅薄膜上淀积盖帽层，由于再结晶过程的成核活化点优先在接触面处形成，因而盖帽层的引入使得成核活化点形成概率大大提高，成核活化点增多，利于晶粒长大进行重排与重组；再结晶后得到的多晶硅的晶粒尺寸明显变大，内部缺陷减少，与直接淀积多晶硅薄膜结晶相比，效果更好；由于再结晶过程中盖帽层将晶粒限制在表面方向生长，得到的多晶硅薄膜的表面粗糙度极大地降低；晶格更加有序，能在垂直方向形成与非晶硅薄膜的厚度尺寸相当的大晶粒；本发明与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

公开(公告)号：CN106229257A

公开(公告)日：2016-12-14

申请号：CN201610649282.7

申请日：2016-08-10

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  黄如

IPC: H01L21/225

CPC classification number: H01L21/225

Abstract: 本发明公布了一种分子层掺杂方法，包括：去除待掺杂结构表面的沾污和自然氧化层，露出待掺杂结构表面的氢键；在待掺杂结构表面覆盖一层含杂质元素的有机分子，该有机分子与待掺杂结构表面形成共价键结合，作为掺杂的杂质源；淀积盖帽层，以达到防止退火时杂质元素外扩散的目的；通过退火使有机分子中的杂质元素进入待掺杂结构，形成超陡峭的掺杂梯度和超浅结深；去除有机分子和盖帽层；由此制备得到集成电路中超陡峭掺杂梯度和超浅结深的器件，具有更高的掺杂浓度和杂质激活率，可大大放宽对后续退火工艺的要求，工艺简单，成本代价小，能够满足小尺寸器件中实现超陡峭掺杂梯度和超浅结深的要求。

公开(公告)号：CN106098783A

公开(公告)日：2016-11-09

申请号：CN201610694855.8

申请日：2016-08-19

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/66795

Abstract: 本发明提供一种低功耗鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。该场效应晶体管的侧壁沟道层厚度和顶部沟道层厚度均在10nm以下，且在远离顶栅控制的深体区形成了鳍型隔离条，本发明有利于器件沟长的进一步缩小，可有效提高器件的短沟道效应控制能力，减小了静态功耗。此外本发明器件源漏区是单晶有源岛，具有较小的源漏串联电阻，与传统的使用抬升源漏结构的鳍型场效应晶体管相比，不需要外延工艺抬升源漏,即可获得较高的开态电流。本发明与传统集成电路制造技术相兼容，工艺简单，成本代价小。

公开(公告)号：CN106057682A

公开(公告)日：2016-10-26

申请号：CN201610648293.3

申请日：2016-08-09

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L29/66545 ,  H01L29/0669 ,  H01L29/66553 ,  H01L29/66666

Abstract: 本发明提供一种空气侧墙结构的垂直纳米线器件的集成方法，该方法结合刻蚀通孔、外延沟道材料的集成，制备了上有源区空气侧墙结构。与传统的二氧化硅或氮化硅侧墙结构相比，由于空气的相对介电常数为1，可以极大地减小栅极与上有源区之间的寄生电容，且将上有源区作为器件的漏端，优化漏端的寄生电容，能极大地改善器件的频率特性；同时本发明将下有源延伸区重掺杂，作为器件的源端，能减小源端电阻，减少器件开态电流的退化，而上有源延伸区是由沟道一侧轻掺杂过渡到上有源区一侧的重掺杂，可以减小漏端电场对沟道区的穿透，同时又维持了较低的漏端电阻。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN105206575A

公开(公告)日：2015-12-30

申请号：CN201510657573.6

申请日：2015-10-13

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  陈珙 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/8234

CPC classification number: H01L21/823437 ,  H01L21/823431 ,  H01L21/82345

Abstract: 本发明公开了一种多种金属栅的集成方法，属于超大规模集成电路制造技术领域。该方法基于后栅工艺“逐次剥离”，采用剥离工艺实现多种金属栅的集成方法，相比TakashiMatsukawa等的“淀积—退火合金”方法，本方法无附加热预算，提高了工艺的均匀性和可控性；且降低了刻蚀损伤，降低了工艺难度，扩大了材料的选择范围。

公开(公告)号：CN118036008B

公开(公告)日：2024-06-21

申请号：CN202410446322.2

申请日：2024-04-15

Applicant: 北京大学

Inventor： 陈珙 ,  渠成堃 ,  孔将旭 ,  王清 ,  黎明

IPC: G06F21/56 ,  G06F18/22 ,  G06F18/25

Abstract: 本发明提供了一种恶意文件伪装检测方法。该方法包括：在进行恶意文件防护时，利用规则库匹配、小模型相似度匹配和大模型相似度匹配对至少一个待检测文件依次进行第一检测、第二检测和第三检测；基于所述第一检测的结果和/或所述第二检测的结果和/或所述第三检测的结果，对所述至少一个待检测文件进行恶意文件伪装的判断，由此，通过规则库匹配到小模型相似度匹配到大模型相似度匹配的精准链路，逐级筛查，提高检出效率。