-
公开(公告)号：CN107154338A
公开(公告)日：2017-09-12
申请号：CN201610117878.2
申请日：2016-03-03
Applicant: 北京大学
IPC: H01L21/02 , H01L21/335
CPC classification number: H01L29/66431 , H01L21/02271
Abstract: 本发明公开了一种提高氮化镓基电子器件表面钝化效果、降低电流崩塌的表面处理技术及实现方法，所述方法主要应用于在氮化镓基电子器件制备中，在常规钝化层淀积之前，利用臭氧、氧等离子体等强氧化剂对氮化镓表面进行氧化，然后再用盐酸去除薄层氧化物，重复该过程若干周期在表面钝化之前达到彻底移除表面缺陷，得到一个相对完美的表面，提高表面钝化效果，降低由于表面陷阱效应引起的电流崩塌。
-
-
公开(公告)号：CN106158950A
公开(公告)日：2016-11-23
申请号：CN201510180935.7
申请日：2015-04-17
Applicant: 北京大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
CPC classification number: H01L29/7783 , H01L29/0603 , H01L29/66431
Abstract: 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法，本发明属于微电子技术领域，涉及GaN基电力电子器件制作。所述结构包括衬底、GaN或AlN缓冲层、InGaN层、GaN层、AlGaN层、掩膜介质层，绝缘栅介质层和栅金属。在衬底上外延生长AlGaN/GaN异质结材料，并在该结构上形成源极和漏极。本发明利用InGaN层和GaN层之间的极化电场，使得栅极下的沟道电子远离绝缘栅介质层和GaN沟道层的界面，减小了沟道电子的界面散射，提高了沟道中电子迁移率以及最大漏极电流密度。InGaN背势垒层的厚度、In组分以及GaN沟道层的厚度都通过计算机模拟得到了最优值。本发明能够有效减小沟道电子迁移率退化的问题，增大GaN基增强型器件的饱和电流，大幅度提高了增强型GaN MOS的电学性能。
-
公开(公告)号：CN106158923A
公开(公告)日：2016-11-23
申请号：CN201510180933.8
申请日：2015-04-17
Applicant: 北京大学
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 基于多二维沟道的增强型GaN FinFET，本发明属于微电子技术领域，涉及到GaN基电力电子器件的制作。其结构自下而上包括衬底、GaN或AlN缓冲层、多层GaN/AlGaN层、刻蚀掩膜介质层，绝缘栅介质层和栅金属。在衬底上首先外延GaN或AlN缓冲层，然后在缓冲层上外延多层GaN/AlGaN层，并在该结构上形成源、漏极，生长完刻蚀掩膜介质层后，在垂直于源漏的方向上刻蚀出一列栅宽为纳米级的栅极区域，然后淀积一层绝缘栅介质层，最后在栅区用电子束蒸发的方法形成栅金属电极。本发明利用纳米级栅宽的势垒调控和侧面极化减弱来耗尽GaN/AlGaN中的二维电子气以实现增强型器件，采用多层的二维结构避免了由于刻蚀FinFET损失的单位面积电流密度，通过多个导电沟道实现比普通方法更大的面电流密度。
-
公开(公告)号：CN103258739A
公开(公告)日：2013-08-21
申请号：CN201310175534.3
申请日：2013-05-13
Applicant: 北京大学
IPC: H01L21/335
Abstract: 本发明提供一种基于自停止刻蚀工艺的凹槽栅氮化镓基增强型器件的制备方法，其步骤包括：在氮化镓基表面光刻器件区域并刻蚀非器件区域，在该器件区域形成源漏端欧姆接触；淀积保护层；在保护层上涂敷光刻胶并光刻凹槽栅区域图形；刻蚀凹槽栅区域的保护层并去除剩余光刻胶；对凹槽栅区域在高温条件下进行氧化处理；将氧化处理后的氮化镓基表面置于腐蚀性溶液中进行腐蚀；去除保护层；淀积栅绝缘层并制备栅金属；涂敷光刻胶并光刻源漏端接触孔图形；腐蚀接触孔处绝缘层并去除光刻胶。本发明可制得具有自停止特性且槽底平整、台阶边缘光滑的凹槽栅结构，具有很高的可操作性和可重复性，所制备的氮化镓基增强型器件的性能优异，利于工业化生产。
-
Patent Agency Ranking
公开(公告)号：CN102856188A
公开(公告)日：2013-01-02
申请号：CN201210277907.3
申请日：2012-08-06
Applicant: 北京大学
IPC: H01L21/306
Abstract: 本发明提供一种氮化镓基器件的湿法腐蚀方法，其步骤包括：在氮化镓基器件表面淀积保护层；在保护层上涂敷光刻胶，并对待腐蚀区域进行光刻；刻蚀待腐蚀区域的保护层；去除剩余光刻胶；对氮化镓基器件在高温条件下进行氧化处理；将氧化处理后的氮化镓基器件置于腐蚀性溶液中进行腐蚀。本发明可制得槽底平整、台阶边缘光滑的腐蚀槽，并能有效减少对器件造成的损伤，适用于氮化镓基器件的隔离工艺以及其它腐蚀工艺。
-
公开(公告)号：CN118150968A
公开(公告)日：2024-06-07
申请号：CN202410296559.7
申请日：2024-03-15
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种基于GaN器件1/f噪声的可靠性测试系统，属于半导体器件测试领域。该系统包括半导体参数分析仪、探针台、放大电路、数字IO设备、金属机箱、计算机PC、采集卡及其机箱；通过运算放大器对器件电流进行放大得到电压信号，通过采集卡采集电压信号进行分析，从而对器件的可靠性进行表征与评估；通过数字IO设备控制继电器来控制放大电路是否接入，实现器件噪声测试和器件IV特性测试的切换；使用继电器控制接入运算放大器电路的反馈电阻，控制放大倍数，应对不同数量级电流的场景；通过计算机PC控制系统中各设备，实现对GaN器件1/f噪声的自动测试。本发明有测试电流范围大、自动化程度高、抗干扰能力强等优势。
-
公开(公告)号：CN117558620A
公开(公告)日：2024-02-13
申请号：CN202210926088.4
申请日：2022-08-03
Applicant: 北京大学
IPC: H01L21/265 , H01L29/861 , H01L21/329
Abstract: 本发明公开一种在GaN垂直结构pn二极管中实现JTE结终端的方法，属于宽禁带半导体材料领域。本发明通过在重掺p型GaN层靠近刻蚀边界处进行氢等离子体处理，使H离子与重掺p型GaN层中Mg受主形成Mg‑H复合体，同时采用热退火处理使H离子在重掺p型GaN中扩散，形成在主结区至结边缘之间空穴浓度梯度渐变分布，从而实现JTE结终端。与现有结终端技术相比，本发明无刻蚀、低损伤，可以有效削弱电场集聚效应提高器件耐压。
-
公开(公告)号：CN111276533B
公开(公告)日：2021-08-03
申请号：CN201811479104.X
申请日：2018-12-05
Applicant: 北京大学
IPC: H01L29/205 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法，本发明属于微电子技术领域，涉及氮化镓垂直结构电力电子器件制作。所述结构包括漏极金属、GaN自支撑衬底、漂移区、P型GaN、非故意掺杂GaN、AlGaN势垒、栅介质、栅极和源极金属。在衬底上生长漂移区，P型GaN，并在P型GaN上形成电流孔径结构、再生长非故意掺杂GaN和AlGaN势垒层，去除电流孔径周围AlGaN势垒层，淀积栅介质，源极、栅极和漏极金属。本发明去除AlGaN势垒层，形成增强型沟道，避免了对电流孔径上方区域的损伤，栅漏电得到有效控制，同时提高了器件的阈值电压，拓展了GaN电流孔径垂直结构晶体管的应用范围。
-
公开(公告)号：CN111276533A
公开(公告)日：2020-06-12
申请号：CN201811479104.X
申请日：2018-12-05
Applicant: 北京大学
IPC: H01L29/205 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法，本发明属于微电子技术领域，涉及氮化镓垂直结构电力电子器件制作。所述结构包括漏极金属、GaN自支撑衬底、漂移区、P型GaN、非故意掺杂GaN、AlGaN势垒、栅介质、栅极和源极金属。在衬底上生长漂移区，P型GaN，并在P型GaN上形成电流孔径结构、再生长非故意掺杂GaN和AlGaN势垒层，去除电流孔径周围AlGaN势垒层，淀积栅介质，源极、栅极和漏极金属。本发明去除AlGaN势垒层，形成增强型沟道，避免了对电流孔径上方区域的损伤，栅漏电得到有效控制，同时提高了器件的阈值电压，拓展了GaN电流孔径垂直结构晶体管的应用范围。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.014 seconds)
