公开(公告)号：CN102709306A

公开(公告)日：2012-10-03

申请号：CN201210195545.3

申请日：2012-06-13

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  李悦 ,  陈冰 ,  张飞飞 ,  韩德栋 ,  王漪 ,  康晋锋 ,  张兴

IPC: H01L27/24 ,  G11C11/56

Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。

公开(公告)号：CN102655211A

公开(公告)日：2012-09-05

申请号：CN201210084396.3

申请日：2012-03-27

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  陈冰 ,  王琰 ,  傅亦晗 ,  韩德栋 ,  王漪 ,  刘晓彦 ,  康晋锋 ,  张兴

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。

公开(公告)号：CN102709306B

公开(公告)日：2015-02-11

申请号：CN201210195545.3

申请日：2012-06-13

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  李悦 ,  陈冰 ,  张飞飞 ,  韩德栋 ,  王漪 ,  康晋锋 ,  张兴

IPC: H01L27/24 ,  G11C11/56

Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。

公开(公告)号：CN103022350B

公开(公告)日：2015-01-07

申请号：CN201210587167.3

申请日：2012-12-28

Applicant: 北京大学

Inventor： 刘力锋 ,  后羿 ,  李悦 ,  于迪 ,  陈冰 ,  高滨 ,  韩德栋 ,  王漪 ,  康晋锋 ,  张兴

IPC: H01L45/00

Abstract: 本发明公开了一种忆阻器件，包括衬底层，所述衬底层之上有多层隔离层，每两层隔离层之间包括一层忆阻单元，忆阻单元包括两层可动离子阻挡层和中间的平面电极层；还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。

公开(公告)号：CN102832343B

公开(公告)日：2014-06-11

申请号：CN201210348359.9

申请日：2012-09-18

Applicant: 北京大学

Inventor： 刘力锋 ,  后羿 ,  陈冰 ,  李悦 ,  于迪 ,  高滨 ,  韩德栋 ,  王漪 ,  康晋锋 ,  张兴

IPC: H01L45/00

Abstract: 本发明提供了一种多阻态忆阻器，包括:自下而上依次生成的底电极层、阻变层、顶电极层，其中底电极层和顶电极层用于与外部电源进行电连接，阻变层用于实现多阻态之间的转换；使多阻态忆阻器工作在单、双极两种操作方式下，不同阻值间的变化由顶电极上所加电压激励的方向和大小控制；通过本发明解决了多值存储中多阻态的稳定性和一致性问题，满足了多值存储的需要。

公开(公告)号：CN102412827B

公开(公告)日：2014-06-11

申请号：CN201110341491.2

申请日：2011-11-02

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  黄鹏 ,  陈冰 ,  高滨 ,  马龙 ,  康晋锋

IPC: H03K19/20

Abstract: 本发明公开了一种利用RRAM器件实现逻辑运算的方法，包括：将两个RRAM器件相互串联或并联连接；将所述两个RRAM器件串联或并联后的两端作为电阻网络端口；对所述两个RRAM器件的电极端施加逻辑运算信号；由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。本发明提供了一种利用RRAM器件实现逻辑运算的新技术，将可以简化逻辑电路，提高电路集成度。

公开(公告)号：CN102412827A

公开(公告)日：2012-04-11

申请号：CN201110341491.2

申请日：2011-11-02

Applicant: 北京大学

Inventor： 刘力锋 ,  于迪 ,  黄鹏 ,  陈冰 ,  高滨 ,  马龙 ,  康晋锋

IPC: H03K19/20

Abstract: 本发明公开了一种利用RRAM器件实现逻辑运算的方法，包括：将两个RRAM器件相互串联或并联连接；将所述两个RRAM器件串联或并联后的两端作为电阻网络端口；对所述两个RRAM器件的电极端施加逻辑运算信号；由所述两个电阻网络端口之间的电阻状态参量得到逻辑运算结果。本发明提供了一种利用RRAM器件实现逻辑运算的新技术，将可以简化逻辑电路，提高电路集成度。