-
公开(公告)号：CN1549357A
公开(公告)日：2004-11-24
申请号：CN03158057.2
申请日：2003-09-04
Applicant: 住友电气工业株式会社 , 索尼公司
IPC: H01L33/00 , C30B29/38 , H01L21/304 , B24B7/22
CPC classification number: H01L21/02008 , B24B37/08 , H01L21/02024 , Y10S438/959
Abstract: 一种氮化物半导体衬底和氮化物半导体衬底的加工方法，粗研磨中，提升上固定盘，在无负载的状态下研磨GaN衬底，使翘曲为R≥50m。在精密研磨中，通过过氧二硫酸钾、氢氧化钾和紫外线，对GaN进行化学研磨。与基于游离磨粒的机械研磨进行组合，实现了GaN的化学机械研磨(CMP)。能使表面粗糙度为0.1nm≤RMS≤0.5nm。背面也用CMP进行精密研磨，使表面粗糙度为0.1nm≤RMS≤2nm。也可以使表面粗糙度为0.1nm≤RMS≤5nm，背面为0.1nm≤RMS≤5000nm。
-
Patent Agency Ranking
公开(公告)号：CN101651288B
公开(公告)日：2011-11-09
申请号：CN200910163685.0
申请日：2009-08-10
IPC: H01S5/327 , H01S5/347 , H01S5/028 , H01L33/00 , H01L31/101
CPC classification number: H01S5/327 , H01S5/305 , H01S5/3211 , H01S5/3213 , H01S5/3216
Abstract: 本发明提供了一种半导体器件，所述半导体器件包括半导体层，该半导体层在InP基板上依次包括n型第一熔覆层、n型第二熔覆层、活性层、p型第一熔覆层和p型第二熔覆层。所述n型第一熔覆层和所述n型第二熔覆层满足下面的公式(1)～公式(4)，或者所述p型第一熔覆层和所述p型第二熔覆层满足下面的公式(5)～公式(8)：1×1017cm-3≤N1≤1×1020cm-3...(1)N1＞N2 ...(2)D1＞D2 ...(3)Ec1＜Ec3＜Ec2 ...(4)1×1017cm-3≤N4≤1020cm-3...(5)N3＜N4 ...(6)D3＜D4 ...(7)Ev1＜Ev3＜Ev2 ...(8)在本发明的半导体器件中，通过将n型熔覆层或者p型熔覆层分成两层，因而能够将载流子传导、载流子限制、对Type II发光的抑制和光限制的全部特性设为适于所述n型熔覆层和所述p型熔覆层的值。
-
公开(公告)号：CN101651288A
公开(公告)日：2010-02-17
申请号：CN200910163685.0
申请日：2009-08-10
IPC: H01S5/327 , H01S5/347 , H01S5/028 , H01L33/00 , H01L31/101
CPC classification number: H01S5/327 , H01S5/305 , H01S5/3211 , H01S5/3213 , H01S5/3216
Abstract: 本发明提供了一种半导体器件，所述半导体器件包括半导体层，该半导体层在InP基板上依次包括n型第一熔覆层、n型第二熔覆层、活性层、p型第一熔覆层和p型第二熔覆层。所述n型第一熔覆层和所述n型第二熔覆层满足下面的公式(1)～公式(4)，或者所述p型第一熔覆层和所述p型第二熔覆层满足下面的公式(5)～公式(8)：1×10 17 cm -3 ≤N1≤1×10 20 cm -3 …(1)N1＞N2 …(2)D1＞D2 …(3)Ec1＜Ec3＜Ec2 …(4)1×10 17 cm -3 ≤N4≤10 20 cm -3 …(5)N3＜N4 …(6)D3＜D4 …(7)Ev1＜Ev3＜Ev2 …(8)在本发明的半导体器件中，通过将n型熔覆层或者p型熔覆层分成两层，因而能够将载流子传导、载流子限制、对Type II发光的抑制和光限制的全部特性设为适于所述n型熔覆层和所述p型熔覆层的值。
-
公开(公告)号：CN100514774C
公开(公告)日：2009-07-15
申请号：CN200610108927.2
申请日：2006-07-28
IPC: H01S5/00 , H01S5/347 , H01L33/00 , H01L31/0264 , H01L31/08
CPC classification number: H01S5/347 , B82Y20/00 , H01L31/0296 , H01L31/035236 , H01L33/06 , H01L33/28 , H01S5/0218 , H01S2304/02
Abstract: 本发明针对通常情况下成为p型传导但载流子浓度仅得到小于1×1017cm-3的值这样的材料，提供得到大于等于1×1017cm-3的高p型载流子浓度的结构，进而，提供发光特性等特性良好、可靠性也高、长寿命的半导体光学元件和装置。作为解决方法，在InP衬底上作为在与InP衬底晶格匹配的主层Mg0.5Zn0.29Cd0.21Se层(10ML(原子层)厚度)之间插入ZnSe0.53Te0.47层(2ML)作为插入的特定层，通过以适度间隔插入单层的、大于等于1018cm-3的充分的载流子浓度这样的特定层，在以往仅得到小于1×1017cm-3这样的材料中全体结晶得到大于等于1×1017cm-3的充分的空穴浓度。
-
公开(公告)号：CN1929219A
公开(公告)日：2007-03-14
申请号：CN200610108927.2
申请日：2006-07-28
IPC: H01S5/00 , H01S5/347 , H01L33/00 , H01L31/0264 , H01L31/08
CPC classification number: H01S5/347 , B82Y20/00 , H01L31/0296 , H01L31/035236 , H01L33/06 , H01L33/28 , H01S5/0218 , H01S2304/02
Abstract: 本发明针对通常情况下成为p型传导但载流子浓度仅得到小于1×1017cm－3的值这样的材料，提供得到大于等于1×1017cm－3的高p型载流子浓度的结构，进而，提供发光特性等特性良好、可靠性也高、长寿命的半导体光学元件和装置。作为解决方法，在InP衬底上作为在与InP衬底晶格匹配的主层Mg0.5Zn0.29Cd0.21Se层(10ML(原子层)厚度)之间插入ZnSe0.53Te0.47层(2ML)作为插入的特定层，通过以适度间隔插入单层的、大于等于1018cm－3的充分的载流子浓度这样的特定层，在以往仅得到小于1×1017cm－3这样的材料中全体结晶得到大于等于1×1017cm－3的充分的空穴浓度。
-
公开(公告)号：CN1134606A
公开(公告)日：1996-10-30
申请号：CN95121537.X
申请日：1995-11-14
Applicant: 索尼株式会社
CPC classification number: C30B25/16 , H01L22/12 , H01L2924/0002 , H01L2924/00
Abstract: 通过采用本发明方法可确定化合物半导体层的临界薄膜厚度，并能够制造一种具有最佳薄膜厚度的化合物半导体层的半导体器件，该半导体器件具有优良的发射性能。通过测量来确定化合物半导体层的薄膜厚度与对应于该薄膜厚度的荧光(PL)之间的关系，将PL达到峰值时的薄膜厚度定为临界薄膜厚度。所述化合物半导体层由至少包括镉的Ⅱ—Ⅵ族化合物半导体层构成。
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
