半导体装置以及半导体装置的制造方法

    公开(公告)号:CN106463529A

    公开(公告)日:2017-02-22

    申请号:CN201580023346.6

    申请日:2015-02-27

    Abstract: 本发明提供一种能够抑制回扫的半导体装置。该半导体装置具有半导体基板,半导体基板具有IGBT区和二极管区。在对从表面朝向背面的方向上的n型杂质浓度分布进行观察时,在阴极区与缓冲区的边界处形成有n型杂质浓度的极小值。在缓冲区内形成有n型杂质浓度的极大值。在缓冲区与阴极区中的至少一方内形成有与周围相比以高浓度分布有晶体缺陷的晶体缺陷区域。对从表面朝向背面的方向上的晶体缺陷的浓度分布进行观察时的晶体缺陷的浓度的峰值被形成在与具有n型杂质浓度的极大值的一半的n型杂质浓度的位置相比靠背面侧的区域内。

    半导体装置
    13.
    发明授权

    公开(公告)号:CN103946984B

    公开(公告)日:2016-09-21

    申请号:CN201180075010.6

    申请日:2011-11-22

    Abstract: 本说明书公开的第一半导体装置具备包括单元区域和在单元区域的周边设置的非单元区域的半导体基板。单元区域具备:第一导电型的第一半导体区域;第二导电型的第二半导体区域,其形成在第一半导体区域的表面侧的半导体基板的表面;沟槽型的绝缘栅极,其从半导体基板的表面侧贯通第二半导体区域而形成到与第一半导体区域相接的深度,并且长边方向沿第一方向延伸;和第一沟槽导电体,其至少一部分形成在绝缘栅极与非单元区域之间的单元区域,并在沟槽内填充有被绝缘膜覆盖的导电体。第一沟槽导电体具备沿第一方向延伸的第一部分和沿着与第一方向正交并从单元区域侧朝向非单元区域的第二方向突出的第二部分,第二部分的底部的至少一部分到达比第一半导体区域与第二半导体区域的边界深的位置。

    半导体装置以及半导体装置的制造方法

    公开(公告)号:CN106463529B

    公开(公告)日:2019-11-05

    申请号:CN201580023346.6

    申请日:2015-02-27

    Abstract: 本发明提供一种能够抑制回扫的半导体装置。该半导体装置具有半导体基板,半导体基板具有IGBT区和二极管区。在对从表面朝向背面的方向上的n型杂质浓度分布进行观察时,在阴极区与缓冲区的边界处形成有n型杂质浓度的极小值。在缓冲区内形成有n型杂质浓度的极大值。在缓冲区与阴极区中的至少一方内形成有与周围相比以高浓度分布有晶体缺陷的晶体缺陷区域。对从表面朝向背面的方向上的晶体缺陷的浓度分布进行观察时的晶体缺陷的浓度的峰值被形成在与具有n型杂质浓度的极大值的一半的n型杂质浓度的位置相比靠背面侧的区域内。

    半导体装置
    15.
    发明公开

    公开(公告)号:CN110223980A

    公开(公告)日:2019-09-10

    申请号:CN201910146551.1

    申请日:2019-02-27

    Abstract: 一种半导体装置具有包括元件范围和周边范围的半导体衬底。半导体衬底包括:体区,其布置在元件范围内;p型深区,其从元件范围跨周边范围布置,从半导体衬底的上表面分布到比每个栅极沟槽的下端深的位置,并且包含端栅极沟槽;以及p型耐压区,其布置在周边范围内,并且从上表面分布到比p型深区的下端浅的位置。p型深区内的p型杂质浓度在从体区朝向p型耐压区的方向上增加。

    半导体装置及其制造方法
    17.
    发明公开

    公开(公告)号:CN104981896A

    公开(公告)日:2015-10-14

    申请号:CN201380072766.4

    申请日:2013-02-12

    Abstract: 本发明使用依次层压有表面侧半导体层、绝缘层和背面侧半导体层的SOI基板,批量生产对半导体层的厚度进行了管理的纵型的半导体装置。对SOI基板的表面实施从表面实施的处理,并从SOI基板的背面进行蚀刻而去除背面侧半导体层和绝缘层以使表面侧半导体层的背面露出,并对露出的表面侧半导体层的背面实施从背面实施的处理。能够准确地管理SOI基板的表面侧半导体层的厚度,并批量生产具有与表面侧半导体层相同的厚度的半导体层的半导体装置。在不为形成有作为半导体装置而发挥作用的半导体结构的有源区域的区域中,无需去除背面侧半导体层和绝缘层。还能够批量生产在有源区域中去除了绝缘层和背面侧半导体层,而在外围耐压区域中保留了绝缘层和背面侧半导体层的纵型的半导体装置。能够成品率较高地批量生产高性能的半导体装置。

Patent Agency Ranking