-
公开(公告)号：CN111461211A
公开(公告)日：2020-07-28
申请号：CN202010243255.6
申请日：2020-03-31
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种轻量级的目标检测方法与装置。本发明的轻量级的目标检测方法包括：步骤S1：对目标图片进行特征提取以获取至少包含图像底层信息的图像特征，并至少部分保留所述底层信息对图像特征进行降维和卷积操作；步骤S2：对处理后的图像特征进行高层语义信息提取；步骤S3：将网络中前后特征图大小不同的临近层进行自适应融合；步骤S4：对融合后的信息进行分类和回归，获得目标检测结果。本发明方法能够提取和保留更多的底层细节信息，有助于目标的正确地定位、提高检测精度。并且，本发明的检测方法相比于相应技术计算量更小、消耗的存储量更少，能够保存更多底层信息。
-
公开(公告)号：CN109583483A
公开(公告)日：2019-04-05
申请号：CN201811347546.9
申请日：2018-11-13
Applicant: 中国科学院计算技术研究所
IPC: G06K9/62
Abstract: 本发明涉及一种基于卷积神经网络的目标检测方法和系统，包括：使用多种尺度的卷积核分别提取待测图片的卷积特征图；使用全连接层调节卷积特征图每一个空间位置的特征向量，得到第一特征图，将其拼接得到拼接特征图，使用全连接层调节拼接特征图每个通道的特征信息，得到第二特征图；为第二特征图的每个空间位置上设定不同尺度和长宽比的锚点框，锚点框的坐标和大小是相对于待测图片的坐标系；将每个锚点框投影到第二特征图上，使用区域特征提取操作提取投影之后锚点框内部的特征，并将框选有物体的锚点框作为目标候选框；使用目标识别网络对目标候选框中的物体进行分类以及回归目标候选框的准确位置和大小。
-
公开(公告)号：CN109168003A
公开(公告)日：2019-01-08
申请号：CN201811024913.1
申请日：2018-09-04
Applicant: 中国科学院计算技术研究所
IPC: H04N19/503 , H04N19/70 , H04N19/44
Abstract: 本发明提供一种训练用于视频预测的生成器模型G的方法，使得使用该模型可以以较少的计算量获得更好的、长时间的视频预测效果。所述生成器模型G中包括采用神经网络模型结构的编码器与解码器，所述编码器与所述解码器之间采用跳变连接，用于生成预测的帧间差ΔX，所述预测的帧间差ΔX与训练样本求和的结果为预测帧 所述方法，包括：1)选择连续的视频帧作为训练样本，并提取训练样本的帧间差；2)将所述帧间差作为生成器模型G中编码器的输入，基于第一损失函数训练获得所述编码器与所述解码器的神经网络权值： 其中，ΔXi-1为与第i个帧间差相关的值，Xi为训练样本中的第i帧，为第i个预测帧，Xi和与所述编码器与所述解码器的神经网络权值相关。
-
公开(公告)号：CN105740731B
公开(公告)日：2018-08-10
申请号：CN201610074180.7
申请日：2016-02-02
Applicant: 中国科学院计算技术研究所
IPC: G06F21/77
Abstract: 本发明适用于信息安全领域及集成电路领域，提供了一种高稳定性的强物理不可克隆函数电路及其设计方法，该物理不可克隆函数电路包括：时延生成模块，用于根据强物理不可克隆函数电路的输入激励，将同一跳变通过多条时延路径进行传播，同时产生多个时延值；时延比较模块，用于从多个时延值中选出多对时延值进行时延差比较，并将各对时延值的时延差按大小划分为多个等级；响应计算模块，用于根据各对时延值的时延差等级，计算强物理不可克隆函数电路的输出响应；稳定判别模块，用于根据各对时延值的时延差等级，判别激励响应对是否稳定。本发明在保证强物理不可克隆函数电路抗攻击性的同时，能够实时在线测量时延差，进而大幅度提高稳定性。
-
公开(公告)号：CN107392308A
公开(公告)日：2017-11-24
申请号：CN201710469354.4
申请日：2017-06-20
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。
-
Patent Agency Ranking
公开(公告)号：CN104347122B
公开(公告)日：2017-08-04
申请号：CN201310330220.6
申请日：2013-07-31
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C29/42
CPC classification number: G06F11/1068 , G06F11/1044 , G06F11/108 , G11C29/52
Abstract: 本发明公开了一种消息式内存模组的访存装置，包括：读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中；处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；所述读写模块，还用于将检错码存储在该内存行的第（M+2）个DRAM中，将纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤（M+1），连续（M+1）个内存行中的纠错码分别存储在不同的DRAM中。本发明实施例还提供相应的方法。本发明技术方案以SCBC为基本读写单位进行细粒度编码保护，支持可变粒度访存，可以实现对单个DRAM中任意多位错误进行纠错。
-
公开(公告)号：CN103646129B
公开(公告)日：2017-04-12
申请号：CN201310594897.0
申请日：2013-11-22
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。
-
公开(公告)号：CN105978694A
公开(公告)日：2016-09-28
申请号：CN201610282695.6
申请日：2016-04-29
Applicant: 中国科学院计算技术研究所
IPC: H04L9/32
CPC classification number: H04L9/3278
Abstract: 本发明适用于信息安全及集成电路技术领域，提供了一种抗建模攻击的强物理不可克隆函数装置，包括：布尔混淆模块，用于将输入激励经多个弱物理不可克隆函数及布尔逻辑元件再处理后输出响应，实现布尔逻辑关系不可预测；激励划分模块，用于将输入激励划分为有效激励与无效激励；攻击检测模块，用于检测所述无效激励识别出建模攻击，处理所述无效激励和所述建模攻击；响应计算模块，用于通过强物理不可克隆函数装置对所述有效激励进行响应计算。还提供一种基于抗建模攻击的强物理不可克隆函数装置的实现方法。借此，本发明保证强物理不可克隆函数装置随机性与稳定性的同时，能够主动检测并被动防御严重威胁强物理不可克隆函数装置安全的建模攻击。
-
公开(公告)号：CN100592308C
公开(公告)日：2010-02-24
申请号：CN200810057534.2
申请日：2008-02-02
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种可靠片上总线的设计方法和系统及其工作方法。一种可靠片上总线的设计方法，是利用群码的校验矩阵从串扰避免编码码字集合中选择具备纠错能力的子集合，构成具备纠错能力的串扰避免编码码字集合，应用于片上总线的电路设计，其包括下列步骤：根据串扰避免编码的规则生成码字集合；根据要求，推导群码的校验矩阵的属性；对满足属性的所有校验矩阵进行优化，获得最佳校验矩阵，以产生具备纠错能力的串扰避免编码码字集合。其能够在不引入二次串扰的前提下，以较小的布线开销和功耗开销，保证总线避免串扰时延的影响，并且可以纠正总线上由于噪声导致的信号翻转。
-
公开(公告)号：CN101329918A
公开(公告)日：2008-12-24
申请号：CN200810117443.3
申请日：2008-07-30
Applicant: 中国科学院计算技术研究所
IPC: G11C29/44
Abstract: 本发明提供一种存储器内建自修复系统，包括内建自测试电路、内建自诊断电路、内建自修复电路和冗余行/列；其特征在于，所述内建自修复电路包括字修复电路，所述字修复电路含有冗余内容可寻址存储器，所述冗余内容可寻址存储器专用于修复主存储器的单元故障；所述冗余行/列专用于修复主存储器的译码故障。本发明还提供了相应的内建自修复方法。本发明的优势包括：细化了冗余资源的粒度，提高了存储器冗余资源的利用率；通过避免访问存在缺陷的故障单元，提高存储器修复后的可靠性；并且故障诊断和冗余分配算法简单易实现；充分利用冗余资源，具有更好的修复效果。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.036 seconds)
