-
公开(公告)号：CN104579605B
公开(公告)日：2018-04-10
申请号：CN201310505080.1
申请日：2013-10-23
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
CPC分类号： H04L1/22 , H04L1/0007 , H04L29/12575 , H04L45/245 , H04L45/28 , H04L47/10 , H04L69/324 , H04L69/326 , H04L2001/0094
摘要： 本发明实施例公开了一种数据传输方法，用于当全带宽传输通道发生故障时，根据全带宽传输通道的情况适应性的调整数据单元的传输方式。本发明实施例方法包括：检测总线的全带宽传输通道；若所述全带宽传输通道发生故障，且发生故障的全带宽传输通道的数目小于或等于所述M，则在未发生故障的全带宽传输通道中选择N个全带宽传输通道进行数据单元的传输；若所述全带宽传输通道发生故障，且发生故障的全带宽传输通道的数目大于所述M，则根据未发生故障的全带宽传输通道的数目以及目标节拍数对数据单元的大小进行重配置。
-
公开(公告)号：CN104182292A
公开(公告)日：2014-12-03
申请号：CN201310190526.6
申请日：2013-05-21
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
IPC分类号： G06F11/10
摘要： 本发明实施例公开了一种数据存储方法及装置，涉及计算机领域，实现了容错编码强度的动态调节。具体方案为：根据数据簇的容错能力和/或数据簇的工作场景选取容错编码类型；其中，数据簇是指受同一容错强度的容错编码保护的数据集合；根据容错编码类型获取第一数据的校验码；其中，第一数据为数据簇中的任意一个数据；获取校验码存储地址；其中，校验码存储地址为存储第一数据的校验码地址；根据第一数据的物理地址将第一数据写入存储系统；根据校验码存储地址将第一数据的校验码写入存储系统。本发明用于数据的存储过程中。
-
公开(公告)号：CN104347122B
公开(公告)日：2017-08-04
申请号：CN201310330220.6
申请日：2013-07-31
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
IPC分类号： G11C29/42
CPC分类号： G06F11/1068 , G06F11/1044 , G06F11/108 , G11C29/52
摘要： 本发明公开了一种消息式内存模组的访存装置，包括：读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中；处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；所述读写模块，还用于将检错码存储在该内存行的第（M+2）个DRAM中，将纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤（M+1），连续（M+1）个内存行中的纠错码分别存储在不同的DRAM中。本发明实施例还提供相应的方法。本发明技术方案以SCBC为基本读写单位进行细粒度编码保护，支持可变粒度访存，可以实现对单个DRAM中任意多位错误进行纠错。
-
公开(公告)号：CN104346234B
公开(公告)日：2017-09-26
申请号：CN201310345355.X
申请日：2013-08-09
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
CPC分类号： G06F11/008 , G06F11/1004
摘要： 本发明实施例提供一种内存访问的方法、设备及系统，提供层次化的，灵活的内存靠性级别的设定方法，实现不同运行对象类型、不同可靠性级别的内存访问机制。本发明实施例提供的方法包括：内存设备接收处理器发送的所述处理器的运行对象的可靠性级别信息；根据所述运行对象的可靠性级别信息建立第一映射关系和第二映射关系；接收所述处理器发送的访问请求；根据所述访问请求和所述第一映射关系对所述运行对象的数据进行访问，以及根据所述访问请求和所述第二映射关系对所述运行对象的容错编码进行访问。
-
公开(公告)号：CN104579605A
公开(公告)日：2015-04-29
申请号：CN201310505080.1
申请日：2013-10-23
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
CPC分类号： H04L1/22 , H04L1/0007 , H04L29/12575 , H04L45/245 , H04L45/28 , H04L47/10 , H04L69/324 , H04L69/326 , H04L2001/0094 , H04L12/40176
摘要： 本发明实施例公开了一种数据传输方法，用于当全带宽传输通道发生故障时，根据全带宽传输通道的情况适应性的调整数据单元的传输方式。本发明实施例方法包括：检测总线的全带宽传输通道；若所述全带宽传输通道发生故障，且发生故障的全带宽传输通道的数目小于或等于所述M，则在未发生故障的全带宽传输通道中选择N个全带宽传输通道进行数据单元的传输；若所述全带宽传输通道发生故障，且发生故障的全带宽传输通道的数目大于所述M，则根据未发生故障的全带宽传输通道的数目以及目标节拍数对数据单元的大小进行重配置。
-
公开(公告)号：CN104347122A
公开(公告)日：2015-02-11
申请号：CN201310330220.6
申请日：2013-07-31
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
IPC分类号： G11C29/42
CPC分类号： G06F11/1068 , G06F11/1044 , G06F11/108 , G11C29/52
摘要： 本发明公开了一种消息式内存模组的访存装置，包括：读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中；处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；所述读写模块，还用于将检错码存储在该内存行的第（M+2）个DRAM中，将纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤（M+1），连续（M+1）个内存行中的纠错码分别存储在不同的DRAM中。本发明实施例还提供相应的方法。本发明技术方案以SCBC为基本读写单位进行细粒度编码保护，支持可变粒度访存，可以实现对单个DRAM中任意多位错误进行纠错。
-
公开(公告)号：CN104346234A
公开(公告)日：2015-02-11
申请号：CN201310345355.X
申请日：2013-08-09
申请人： 华为技术有限公司 , 中国科学院计算技术研究所
CPC分类号： G06F11/008 , G06F11/1004
摘要： 本发明实施例提供一种内存访问的方法、设备及系统，提供层次化的，灵活的内存靠性级别的设定方法，实现不同运行对象类型、不同可靠性级别的内存访问机制。本发明实施例提供的方法包括：内存设备接收处理器发送的所述处理器的运行对象的可靠性级别信息；根据所述运行对象的可靠性级别信息建立第一映射关系和第二映射关系；接收所述处理器发送的访问请求；根据所述访问请求和所述第一映射关系对所述运行对象的数据进行访问，以及根据所述访问请求和所述第二映射关系对所述运行对象的容错编码进行访问。
-
公开(公告)号：CN103839580B
公开(公告)日：2016-08-17
申请号：CN201410064466.8
申请日：2014-02-25
申请人： 中国科学院计算技术研究所
IPC分类号： G11C11/56
摘要： 本发明公开了一种相变存储器写加速方法，该方法包括：Partial?SET写操作判断步骤和写请求执行步骤，Partial?SET写操作判断步骤为判断相变存储器中当前写请求采用的写脉冲类型为SET或Partial?SET脉冲；写请求执行步骤为根据写脉冲类型，采用SET或快速Partial?SET方法，根据SET和RESET操作的不同写速度实现相变存储器的快速Partial?SET写加速，本发明还公开了一种相变存储器的写加速系统。
-
公开(公告)号：CN103839580A
公开(公告)日：2014-06-04
申请号：CN201410064466.8
申请日：2014-02-25
申请人： 中国科学院计算技术研究所
IPC分类号： G11C11/56
摘要： 本发明公开了一种相变存储器写加速方法，该方法包括：Partial-SET写操作判断步骤和写请求执行步骤，Partial-SET写操作判断步骤为判断相变存储器中当前写请求采用的写脉冲类型为SET或Partial-SET脉冲；写请求执行步骤为根据写脉冲类型，采用SET或快速Partial-SET方法，根据SET和RESET操作的不同写速度实现相变存储器的快速Partial-SET写加速，本发明还公开了一种相变存储器的写加速系统。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.045 秒)
