-
公开(公告)号：CN109783054A
公开(公告)日：2019-05-21
申请号：CN201811560119.9
申请日：2018-12-20
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种RSFQ FFT处理器的蝶形运算处理系统，包括用于执行计算的第一计算模块和第二计算模块，用于执行常数乘法的旋转因子模块和用于改变序列顺序的重排模块；在执行运算时，输入数据经所述第一计算模块执行计算后将获得的第一数据串输入至所述旋转因子模块中执行常数乘法并获得中间结果，所述中间结果经所述重排模块改变序列顺序后，将获得的第二数据串输入至所述第二计算模块执行计算并获得输出数据。
-
公开(公告)号：CN108108151A
公开(公告)日：2018-06-01
申请号：CN201711330475.7
申请日：2017-12-13
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种超导单磁通量子处理器的算术逻辑单元运算方法和系统，包括采用超导RSFQ技术克服了传统技术低速度高功耗的问题，同时该高速单磁通量子处理器中的算术逻辑单元采用16位串‑并结构的加法器进行运算处理，而串‑并体系结构比串行结构运算速度更快，比并行结构需要的硬件资源更少；发明在实现超高速度的同时也保证了超低功耗。在基于国内外RSFQ大规模集成电路工艺满足64位RSFQ微处理器核心部件的条件下，对64位RSFQ ALU进行逻辑设计，为将来设计超高速64位RSFQ微处理器以及计算机系统奠定基础。
-
公开(公告)号：CN114638191B
公开(公告)日：2025-01-24
申请号：CN202210319576.9
申请日：2022-03-29
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供一种超导单磁通量子电路布局，其包括多个单元电路，每个所述单元电路包括至少一个输入端口以及至少一个输出端口，在每个端口处包括：约瑟夫森结，其包括第一端，用于连接至所述端口，以及第二端，用于连接至地；第一电阻，其包括第一端，用于连接至所述约瑟夫森结的第一端，以及第二端，用于连接至地；其中两个相邻连接的单元电路之间的端口衔接处布置偏置线。
-
公开(公告)号：CN111984058B
公开(公告)日：2023-04-25
申请号：CN202010690281.3
申请日：2020-07-17
Applicant: 中国科学院计算技术研究所
IPC: G06F1/04 , G06F1/3237 , G06F1/3234
Abstract: 提供一种基于超导SFQ电路的运算装置，包括：NDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；自时钟发生器，其接收来自NDRO数据输出端的信号，并输出自时钟信号；运算部件，包括数据输出端以及流水线冲刷信号输出端，运算部件由自时钟信号驱动对输入数据进行处理并进行数据输出；其中，当NDRO接收到阻塞信号时，控制自时钟发生器不输出自时钟信号，以及当NDRO接收到解除阻塞信号时，控制自时钟发生器输出自时钟信号；运算部件基于其预定指令输出流水线冲刷信号。
-
公开(公告)号：CN111147045B
公开(公告)日：2021-11-05
申请号：CN201911340498.5
申请日：2019-12-23
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。
-
Patent Agency Ranking
公开(公告)号：CN112118006A
公开(公告)日：2020-12-22
申请号：CN202010965078.2
申请日：2020-09-15
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种用于超导单磁通量子集成电路的N进制计数器，所述N进制计数器包括：串联连接的n个超导T触发器，其中，N＝2n，且n为正整数；其中，每个超导T触发器包括用于接收输入信号的输入端，以及用于将信号输出的输出端，并且仅当每个超导T触发器的输入端接收到偶数个信号时，其输出端有信号输出；以及其中，第i个超导T触发器的输出端与第i+1个超导T触发器的输入端相连接，1≤i＜n，第一个超导T触发器的输入端为该N进制计数器的输入端，第n个超导T触发器的输出端为该N进制计数器的输出端。
-
公开(公告)号：CN111049503A
公开(公告)日：2020-04-21
申请号：CN201911316279.3
申请日：2019-12-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种超导触发器及其运行方法，包括：磁通量子分离器件、可复位触发器和非破坏读出寄存器；该磁通量子分离器件的输入端用于接收该超导触发器的使能信号，该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连，该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连；该可复位触发器的输入端作为该超导触发器的输入端，该可复位触发器的复位端用于接收该超导触发器的清空信号，该可复位触发器的输出端与该非破坏读出寄存器的输入端相连；该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端，该非破坏读出寄存器的输出端作为该超导触发器的输出端。
-
公开(公告)号：CN110069238A
公开(公告)日：2019-07-30
申请号：CN201910188473.1
申请日：2019-03-13
Applicant: 中国科学院计算技术研究所
IPC: G06F7/501
Abstract: 本发明提出一种一种超导全加方法、装置和超导计算系统，包括：获取本位i的两个待相加加数Ai和Bi以及前一位i-1的进位Ci-1，Ai和Bi通过第一级流水线的异或门和与门，分别得到和AiBi；Ci-1和 分别输入到第二级流水线的异或门和与门参与运算，得到 和并将 与AiBi一同输入到融合缓冲中得到输出 作为本位和，输出 作为向后一位i+1的进位。本发明公开的超导全加器能为未来能源高效的高性能计算机奠定基础，且该全加器结构简单，用CB代替了或门，减少了一级流水线，从而降低了硬件资源消耗，减少了面积开销，同时减少了电路延迟。
-
公开(公告)号：CN118484171A
公开(公告)日：2024-08-13
申请号：CN202410479885.1
申请日：2024-04-22
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种64位超导乘法器，用于执行两个64位二进制整数的乘法运算，该乘法器包括64/N个依次连接的主模块，且被配置为：获取64位二进制的被乘数和64位二进制的乘数，被乘数和乘数均为被平均划分成的预定位宽N的64/N段切片数据，N为4、8、16或32；将乘数的64/N段切片数据分别输入对应的主模块，主模块被配置为：获取控制信号和被乘数的一段切片数据，根据控制信号将乘数的一段切片数据与被乘数的一段切片数据相乘，得到部分乘积结果；根据接收的中间结果和部分乘积结果得到对应主模块的中间结果，第一个主模块接收的中间结果为初始化值，其他主模块接收的中间结果为其上一主模块得到的中间结果；根据最后一个主模块得到的中间结果确定乘积结果。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.028 seconds)
