-
公开(公告)号：CN105094983A
公开(公告)日：2015-11-25
申请号：CN201410682375.0
申请日：2014-11-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
Abstract: 本发明实施例提供了一种计算机，控制设备和数据处理方法。所述计算机包括处理单元和控制设备；所述处理单元用于给应用请求增加标签，将增加标签后的应用请求发送给所述控制设备；所述控制设备用于接收所述增加标签后的应用请求，根据所述标签以及预先保存的资源分配策略确定分配给所述应用请求的资源量，所述资源分配策略包括所述标签与分配给所述应用请求的资源量之间的对应关系；还用于指示所述计算机的组成部件根据所述分配给所述应用请求的资源量，处理所述应用请求。用于提高应用请求的服务质量。
-
公开(公告)号：CN102609254B
公开(公告)日：2015-04-22
申请号：CN201210017962.9
申请日：2012-01-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种软硬件结合方式来获取对象级访存行为的方法。该方法通过硬件侦听的方式获取每个访存请求中关于物理地址、读/写、到达时间的信息；获取进程页表信息，实时监控并记录内核更新页表的操作；实时监控进程的动态分配和释放内存的操作，获取对象的虚拟地址空间信息。并通过整合上述信息得到了精确的对象级访存行为，为程序调试和性能调优提供丰富的访存信息。而且该方法不会对程序的执行造成干扰，不会引入额外开销。
-
公开(公告)号：CN104243405A
公开(公告)日：2014-12-24
申请号：CN201310228246.X
申请日：2013-06-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: H04L12/6418
Abstract: 本发明实施例公开了一种请求处理方法，用于根据请求的处理时间动态地调整请求的执行优先级和资源分配。本发明实施例方法包括：接收业务分配服务器发送的远程过程调用RPC请求，将所述RPC请求加入服务请求队列；根据所述服务请求队列中各个RPC请求的响应时间约束信息设置所述各个RPC请求的执行优先级，和/或分配所述各个RPC请求的执行资源。
-
公开(公告)号：CN102541772B
公开(公告)日：2014-11-26
申请号：CN201110451208.1
申请日：2011-12-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种内存总线的信号采集装置，包括：探测缓冲单元，适于采集内存控制器与内存颗粒之间的命令/地址总线和/或数据总线的信号并缓冲输出；和采集单元，适于将所述缓冲输出的信号转化为数据；其中，选择所述探测缓冲单元的输入阻抗，使得当对内存总线进行信号采集时，所述内存总线的信号基本不受影响。所述探测缓冲单元为内存缓冲器或DDRx寄存器；所述采集单元为FPGA、高速示波器或逻辑分析仪。解决了FPGA对内存总线进行信号采集时出现的信号完整性问题，能在不干扰原有内存系统正常运行的前提下，进行有效的内存信号采集的方法。解决了高速示波器和逻辑分析仪其缓存只能存储较短时间间隔内的数据的问题，能够持续捕获并输出。
-
公开(公告)号：CN102541772A
公开(公告)日：2012-07-04
申请号：CN201110451208.1
申请日：2011-12-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种内存总线的信号采集装置，包括：探测缓冲单元，适于采集内存控制器与内存颗粒之间的命令/地址总线和/或数据总线的信号并缓冲输出；和采集单元，适于将所述缓冲输出的信号转化为数据；其中，选择所述探测缓冲单元的输入阻抗，使得当对内存总线进行信号采集时，所述内存总线的信号基本不受影响。所述探测缓冲单元为内存缓冲器或DDRx寄存器；所述采集单元为FPGA、高速示波器或逻辑分析仪。解决了FPGA对内存总线进行信号采集时出现的信号完整性问题，能在不干扰原有内存系统正常运行的前提下，进行有效的内存信号采集的方法。解决了高速示波器和逻辑分析仪其缓存只能存储较短时间间隔内的数据的问题，能够持续捕获并输出。
-
Patent Agency Ranking
公开(公告)号：CN101196816B
公开(公告)日：2010-12-08
申请号：CN200710308553.3
申请日：2007-12-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种操作系统及管理方法。该操作系统，包括：多个在内核态运行的与系统调用类型对应的内核服务模块，分布在至少一个处理器和/或处理器核上；多个用于管理应用程序和应用进程的应用管理模块，分布在与所述内核服务模块不同的处理器和/或处理器核上，用于管理应用程序和应用进程；所述内核服务模块与所述应用程序通过系统调用消息通信。该管理方法包括：步骤S1，应用程序发送系统调用消息，并在发送所述消息后继续执行与该系统调用结果无依赖关系的代码；步骤S2，内核服务模块接收所述系统调用消息，并将系统调用结果发回给应用程序；步骤S3，应用程序接收到所述系统调用结果，执行与该系统调用结果有依赖关系的代码。
-
公开(公告)号：CN117149536A
公开(公告)日：2023-12-01
申请号：CN202310555661.X
申请日：2023-05-17
Applicant: 中国科学院计算技术研究所
IPC: G06F11/22 , G06F9/50 , G01R31/317
Abstract: 本发明提出一种面向处理器系统级设计的测试方法和系统，包括：基于SoC‑FPGA的处理器测试平台根据硬件源码与器件情况，选择被测处理器的内存与外设使用模式，检测待测试的处理器并对其进行接口标准化处理，将待测试处理器的接口按功能划分；处理器测试平台结合所选的内存与外设使用模式，将待测试处理器以软核的形式部署，设计硬核处理器与待测试处理器的地址空间映射机制，构建FPGA工程并生成硬件配置文件；对软件源码进行编译并生成用于测试的软件负载；硬核处理器根据所选内存与外设使用模式，部署软件负载；根据内存与外设使用模式将SoC‑FPGA的外设接口资源以独占或共享的方式提供给待测试处理器；执行软件负载，对完整软硬件系统进行评测。
-
公开(公告)号：CN116501450B
公开(公告)日：2023-10-17
申请号：CN202310745893.1
申请日：2023-06-25
Applicant: 中国科学院计算技术研究所 , 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种翻译控制方法、二进制翻译方法、指令执行方法及装置，涉及计算机技术领域。其中的翻译控制方法包括：对总线上传输的数据进行实时监测；在监测到宿主机发送的取指请求的情况下，记录所述取指请求对应的取指目标地址；在监测到所述取指请求对应的取指结果，且所述取指结果需要进行翻译的情况下，向二进制翻译器发送第一指示；所述第一指示用于指示所述取指目标地址对应的基本块需要进行二进制翻译；从所述取指目标地址处重新取指，得到翻译后的目标指令；将所述目标指令发送至所述宿主机。本发明实施例可以提升宿主机的指令执行效率，提升二进制翻译性能。
-
公开(公告)号：CN109840877B
公开(公告)日：2023-08-22
申请号：CN201711191566.7
申请日：2017-11-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06T1/20
Abstract: 本发明实施例提供一种图形处理器及其资源调度方法、装置，涉及计算机技术领域。其中，图形处理器包括：全局调度器和至少两个流式多处理器SM；相应的资源调度方法包括：全局调度器接收核程序，将所述核程序中的第一线程块发送给第一SM；第一SM接收所述第一线程块，检测到所述第一SM的剩余资源量不满足所述第一线程块所需的运行条件后，将第一线程块记录为横跨线程块，并将横跨线程块的至少一个线程束发送给第二SM，从而使得SM之间可共享部分资源，提高资源利用率。
-
公开(公告)号：CN116029242A
公开(公告)日：2023-04-28
申请号：CN202211667431.4
申请日：2022-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F15/173
Abstract: 本发明提出一种云原生的硬件逻辑仿真FPGA加速方法和系统，包括：基于松耦合FPGA集群构建硬件逻辑仿真加速平台，将每个FPGA节点划分为用于承载加速平台提供功能的静态逻辑区和多个具有相同逻辑资源规模用于承载待仿真目标逻辑电路的动态逻辑区；配套的定制化工具可获取当前加速平台每个租户的待仿真硬件设计，并插入仿真控制电路；配套工具可生成可部署于若干动态逻辑区的FPGA配置文件；运行于FPGA节点内紧耦合集成处理器上的仿真软件，控制FPGA节点上的硬件设计的运行，每个FPGA节点动态逻辑区产生仿真数据，将FPGA节点电路内部的状态数据作为仿真结果回传给租户；同时通过各FPGA节点静态逻辑区与其他FPGA节点的进行仿真数据交互，以便支持大规模逻辑电路仿真运行。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.029 seconds)
